完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在设计中使用DPRAM。 DP ram使用Block RAM实现。 在主复位期间，我想重置DPRAM内存中的内容....我怎么能这样做？ 据我所知，PG058的读端口输出保持一个复位值。 应用重置时，内容不会被删除。 有没有办法实现这个方案？ 
0
|
|
相关推荐
5个回答
|
|
|
|
|
|
|
|
|
嗨，
RST断言不清除DPRAM的内容。 你需要遵循写入时序并写入整个RAM的深度，然后只有内容将用零替换初始化你可以使用.coe文件填充零 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
如果使用.coe将RAM初始化为零，如果您经常应用复位信号，它们将不会重置为零，除非“主”复位强制重新配置。
如前所述，您需要向每个位置写入0（时间成本）或在寄存器中实现RAM（资源成本）。 内存有多大？ 复位后为什么需要为零？ ----------“我们必须学会做的事情，我们从实践中学习。” - 亚里士多德 |
|
|
|
|
|
你好
Ram的深度仅为32.宽度为72位。 为了更新ram，我需要检查其内容的时间戳（跟踪更新的版本）.... 在重置时我不得不重新启动表.....如果RAM中已存在数据，那么我对正确的更新有点怀疑..... 重置内容已经帮助.... N种方式我可以使用信号标志跟踪初始化....以在复位后检查任何访问.... |
|
|
|
|
|
只需32个字就可以轻松地为每个字添加1位标记。
重置后清除所有标志。 在写入单词时设置标志。 读取时，如果尚未设置标志，则访问相应的标志并输出零（或任何初始值应该是）而不是RAM数据。 - Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2361 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
730浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1448
评论
淘帖
1389
