张丽丽的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

张丽丽

经验：积分：107

查看完整档案 >>

+关注发私信

他的提问 37 他的回答 203 去回答

回答了问题 2019-4-1 08:14

PID算法控制的角度当角度差较大时杆子振荡波动太大

cmh10

程序中做了限制？这个肯定不对
回答了问题 2019-3-29 11:06

请问IO口模拟IIC协议仲裁机制怎么编写？

maobs20

软件I2C一般用不了仲裁机制，因为时序控制没那么好
回答了问题 2019-3-25 12:18

如何将在EDK中的BMM文件导入PlanAhead

子璇ALICE

如果您使用的是13.4，则建议的流量为ISE / XPS。您可以参考以下文档获取教程：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx13_4/edk_ctt.pdf 但是，您仍然可以使用planAhead / XPS流程：以下 ...
回答了问题 2019-3-20 07:39

图中升压电路可以行的通吗？

60user133

要用示波器测。正常工作时，正级电压要大于负极电压。而且IN5818的正极频率应该也为1K。不过我用的升压是100到200K的频率，不知道低了以后会不会有什么影响。 ...
回答了问题 2019-3-14 17:22

无论ARID如何发布，axi_cros***ar RID始终返回0

asd008

请查看以下AR：http：//www.xilinx.com/support/answers/60135.html 以上来自于谷歌翻译以下为原文 Please check the AR below: http://www.xilinx.com/support/answers/60135.html
回答了问题 2019-3-14 09:08

传感器模块只提供3.3V电压，不提供5V电压能工作吗？

xiaolu511

什么是没用,不连接还是连接了没有作用? 不连接是不行的,MOS也不是一直导通. 提示,外部拉低不是直接使MOS导通的,而是经过体二极管这一层.
回答了问题 2019-3-12 11:13

Vivado SDK BSP命令行怎么构建

cjynet

嗨Muzaffer，我确实看到过这个问题。您是否检查过以下AR：http：//www.xilinx.com/support/answers/61106.html 以上来自于谷歌翻译以下为原文 Hi Muzaffer, Indeed I have seen this issue. Have you check ...
回答了问题 2019-3-12 10:49

Vivado SDK BSP命令行怎么构建

cjynet

从vivado 2014.1开始，libgen已被HSM取代。后续版本中不会有libgen。您可以使用命令行参考以下链接创建软件项目：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx2014_2/SDK_Doc/concepts/sdk_c_ ...
回答了问题 2019-3-11 14:20

tcl命令用于时序分析如何检查输入或输出的时间？

asd008

嗨，以下是常见的时序tcl命令列表：有关更多详细信息，请参阅以下文档： http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_2/ug835-vivado-tcl-commands.pdf 问候，以上来自于谷歌翻译以下 ...
回答了问题 2019-3-11 13:49

tcl命令用于时序分析如何检查输入或输出的时间？

asd008

嗨，以下是常见的时序tcl命令列表：有关更多详细信息，请参阅以下文档： http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_2/ug835-vivado-tcl-commands.pdf 问候，在原帖中查看解决方案以 ...
回答了问题 2019-3-5 13:59

如何在HLS 14.3中编写pow功能？

iuwwufjsd

有关Vivado HLS Math库的深入了解，请参阅以下用户指南的第291页：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx2013_4/ug902-vivado-high-level-synthesis.pdf Vivado HLS不支持math.h或cmath. ...
回答了问题 2019-3-5 13:47

怎么将VHDL模块添加到PlanAhead顶级verilog文件

年年二设

PlanAhead工具负责顶层包装器。您需要做的就是使用CIP向导创建自定义IP，在XPS中实例化IP，并进行适当的端口连接。查看第6章：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/edk_ctt.pdf ...
回答了问题 2019-3-5 07:49

无法在zc706上从SD启动FSBL

云汉晴隆

请查看此处的讨论：http：//forums.xilinx.com/t5/Embedded-Linux/Can-not-boot-Zynq-from-SD-or-QSPI/m-p/280616/highlight/true#M5361 以上来自于谷歌翻译以下为原文 Please check the discussion here: http: ...
回答了问题 2019-3-4 13:49

怎么从VHDL更新Microblaze BRAM

年年二设

LMB不支持自定义IP。检查此AR。 http://www.xilinx.com/support/answers/24362.htm 以上来自于谷歌翻译以下为原文 Custom IP is not supported on LMB. Check this AR. http://www.xilinx.com/support/answer ...
回答了问题 2019-3-4 13:14

怎么从VHDL更新Microblaze BRAM

年年二设

看看下面的讨论，唯一的区别是他们在谈论DDR而你需要BRAMhttp：//forums.xilinx.com/t5/Embedded-Processor-System-Design/How-to-access-DDR-memory -with-定制IP-使用-AXI总线/ TD-p / 197412 /高亮/真以上来自 ...

1 ...上一页 6 7 8 9 101112 13 14 / 14 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /6