FPGA|CPLD|ASIC论坛

今日发帖：0 |总共 13603

+ 关注

版主：

Mill 梅雪松卿小小_9e6 蛙蛙蛙

华秋SMT免费贴片，首单50套内实付0元！

最新回复最新发表最多查看最多回复精华高分悬赏零回复

verilog计数器代码为什么要使用这句话if (count===8\'bxxxxxxxx)count=8\'b0000_0000;

aa 12-23 09:08 1 回答 1016阅读

FPGA下载程序失败：可以SRAM下载，无法固化程序；错误显示Error: Fs file download failed! 求大神赐教

肖敏 12-09 18:08 2 回答 1185阅读

通过vivado来实现串口通信（Verilog语言）

买燕 12-09 18:08 1 回答 1604阅读

如何使用CAN通信如何实现对变频器的控制？

jf_50240986 11-15 11:18 1 回答 2675阅读

通过君正x2000处理器的USBotg，使用USB传以太网芯片RTL8152连接到交换机上怎么配网或者说应该怎么配置呢？

jf_94132683 11-13 17:09 1 回答 1764阅读

vivado导入旧版本的项目，IP核心被锁。

叶清 11-12 17:07 1 回答 2359阅读

想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

jf_35540489 11-05 15:21 0 回答 2367阅读

矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

麦洁 10-31 20:43 0 回答 2636阅读

高云固化软核出现这种情况，大佬们这是咋回事

jf_893524586 11-09 15:00 1 回答 2688阅读

求大佬指导，本人写代码遇到这个问题，自己无法解决，求助。

乔继豪 10-21 20:00 2 回答 2962阅读

奇怪的CPLD问题：能下载，不工作

Rising2013 09-27 08:00 0 回答 3338阅读

命中顺序仲裁verilog如何优化设计?

jf_18813638 09-22 20:56 0 回答 3364阅读

开发板的PL端有4片的DDR，怎么管理数据的传输

jf_54780054 09-11 16:10 1 回答 3232阅读

请问有DS26334芯片的中文资料，和相关配置的源代码吗？以及相关的传输协议解析。

ypan 09-04 10:50 0 回答 3351阅读

AD采集FPGA做fft处理信号的问题

liyisong1 09-02 17:22 1 回答 4068阅读

双端口ram 前面给地址a、给数据a、给写使能a，后面给地址a、读使能a，(q_a)却输出高阻。请各位兄弟们指导，谢谢!!!!!

jf_40730592 08-26 16:08 2 回答 4016阅读

FPGA的开发工具

大懒猫54 07-29 22:04 0 回答 4011阅读

求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码

jf_40730592 07-29 21:04 0 回答 4614阅读

请问有人使用FPGA控制AD7768，8通道同步采集的驱动呢？能否给我一份驱动参考，谢谢

zhou8090 07-25 10:18 0 回答 4053阅读

滑窗滤波求助

可乐爱喝雪碧 07-24 14:09 1 回答 4150阅读

求助各位关于Verilog当中模块例化、端口与引脚的问题

爬山虎 07-16 16:55 2 回答 4702阅读

有人用过智多晶SA5Z_30_D1的工业级芯片吗，嵌入cm3软核，低温-40°主频100M有问题，50M没问题，怎么解决

lijie12 07-11 09:57 0 回答 4904阅读

求解Microsemi FPGA内部连线信息问题

张一晨 07-08 20:46 0 回答 5012阅读

Spartan6 引脚输出电压求教

user_114514 06-27 17:08 1 回答 5778阅读

汽车尾灯控制系统设计

jf_07343270 06-25 17:16 0 回答 5160阅读

求教FPGA的RAM与EEPROM问题？

胡子彧 06-25 16:15 0 回答 5377阅读

LTM4644拉低输入电压是什么原因？

这不是用户名 06-25 17:28 5 回答 5353阅读

FPGA(ZYNQ AX7Z020)输出pwm波形振荡。

jf_02190414 06-14 15:44 5 回答 5447阅读

在做基于fpga的数字示波器这个项目时，我用的是vivado平台，遇到了显示相关的问题。

刘洪晖 06-11 17:26 1 回答 6778阅读

有关PL端利用AXI总线控制PS端DDR进行读写（从机wready信号一直不拉高）

李天乐 05-31 16:20 1 回答 6137阅读

12 3 4 5 ... 182 / 182 页下一页

提问题	发经验
发资料	发讨论

活跃回答者查看全部

子话题

FPGA ASIC CPLD 编程规范 USB3.0 Verilog Quartus 人工智能仿真英特尔

联系我们@电子发烧友小助手

违法和不良信息举报：0755-83143975

儿童色情信息举报专区

搜索历史

FPGA|CPLD|ASIC论坛

版主：

活跃回答者 查看全部

推荐小组

子话题

联系我们@电子发烧友小助手

站长推荐 /7

活跃回答者查看全部