FPGA|CPLD|ASIC论坛

今日发帖：1 |总共 13736

+ 关注

版主：

yonglong11 小梅哥卿小小_9e6 蛙蛙蛙

华秋SMT免费贴片，首单50套内实付0元！

最新回复最新发表最多查看最多回复精华高分悬赏零回复

DSP、FPGA之间SRIO通信的问题？

阿哲今天跑步了吗 11-21 17:45 2 回答 2071阅读

基于FPGA利用sm4进行实时图像加密

张张 09-15 19:05 0 回答 4030阅读

热插拔让jtag接口短路了还有救吗

GUIYueeeeeeeee 08-23 11:09 0 回答 3990阅读

时序约束管脚绑定不成功问题

付帅 08-21 17:18 0 回答 17040阅读

关于AXI Lite无法正常握手的问题

Mr丶张1122 07-16 18:50 0 回答 4842阅读

LMK03318如何使用TICS将程序烧录进ROM？

武晓旋 07-08 13:58 1 回答 4775阅读

VIVADO自带Turbo译码器IP核怎么用？

lv 06-23 17:39 0 回答 5124阅读

fpga测试遇到的问题

jf_82330134 06-09 14:48 0 回答 6579阅读

FPGA定制开发（超声信号采集处理）

冯阳 05-14 16:52 0 回答 6132阅读

fpga的fx3固化程序的删除

张张 05-12 17:28 1 回答 6240阅读

spartan 6 14位LVDS 反序列化

周洛 04-27 17:14 2 回答 9400阅读

# quartus ii 9.1对registered adder仿真出错，但硬件上能够实现，怎么解决？

焉雨 04-14 21:35 0 回答 6390阅读

初次使用XC7A35T-FGG484做设计，用的是25MHZ有源晶振，有源晶振3.3V供电，DDR3的供电1.35V，现在接上晶振后，DDR3的供电变成1.8V

星空9804 03-26 18:00 2 回答 7147阅读

使用jesd204b IP核时,无法完成综合,找不到jesd204_0.v

jf_35318118 03-13 18:26 1 回答 6889阅读

寻找verilog高手，有报酬

656835 03-08 16:31 0 回答 6505阅读

DAC使用DDS输出，波形失真

veanice 03-06 17:51 3 回答 7475阅读

在fpga上实现NAND控制器的问题请教

jf_39870250 02-06 15:02 0 回答 6722阅读

用MATLAB或者C语言开发FPGA有什么问题吗

d_rhasta 02-05 16:32 1 回答 8236阅读

基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频

lzz 01-15 17:49 1 回答 7158阅读

verilog计数器代码为什么要使用这句话if (count===8\'bxxxxxxxx)count=8\'b0000_0000;

aa 12-23 09:08 1 回答 7240阅读

FPGA下载程序失败：可以SRAM下载，无法固化程序；错误显示Error: Fs file download failed! 求大神赐教

肖敏 12-09 18:08 2 回答 7651阅读

通过vivado来实现串口通信（Verilog语言）

买燕 12-09 18:08 1 回答 8081阅读

如何使用CAN通信如何实现对变频器的控制？

jf_50240986 11-15 11:18 1 回答 8846阅读

通过君正x2000处理器的USBotg，使用USB传以太网芯片RTL8152连接到交换机上怎么配网或者说应该怎么配置呢？

jf_94132683 11-13 17:09 1 回答 7730阅读

vivado导入旧版本的项目，IP核心被锁。

叶清 11-12 17:07 1 回答 8651阅读

想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

jf_35540489 11-05 15:21 0 回答 8108阅读

矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

麦洁 10-31 20:43 0 回答 8353阅读

高云固化软核出现这种情况，大佬们这是咋回事

jf_893524586 11-09 15:00 1 回答 8130阅读

求大佬指导，本人写代码遇到这个问题，自己无法解决，求助。

乔继豪 10-21 20:00 2 回答 7945阅读

奇怪的CPLD问题：能下载，不工作

Rising2013 09-27 08:00 0 回答 8341阅读

12 3 4 5 ... 182 / 182 页下一页

提问题	发经验
发资料	发讨论

活跃回答者查看全部

子话题

FPGA ASIC CPLD 编程规范 USB3.0 Verilog Quartus 人工智能仿真英特尔

联系我们@电子发烧友小助手

违法和不良信息举报：0755-83143975

儿童色情信息举报专区

搜索历史

FPGA|CPLD|ASIC论坛

版主：

活跃回答者 查看全部

推荐小组

子话题

联系我们@电子发烧友小助手

浏览过的版块

站长推荐 /9

活跃回答者查看全部