[问答]

有关PL端利用AXI总线控制PS端DDR进行读写（从机wready信号一直不拉高）

问答对人有帮助，内容完整，我也想知道答案 0 5.31我在做PL控制PS DDR时遇到个问题，就是从机(DDR)的wready信号就不会拉高，只有你发出wvalid信号时才会拉高，（这是通过跑通例程抓取信号看见的）。然而awready信号是会一直拉高的。这与写数据通道好像有点区别。我不清楚PS 端的DDR到底发生了什么，但是和MIG核就是有点不一样，通过仿真MIG核可以发现，PL端的DDR是会先一直发出wready信号的。这个问题就是我怎么判断他到底采用了这三种握手里面的哪种握手，这实在令人费解。还是PS端的DDR的机制的问题。 5.31 update: 问题找到部分：情形一：接口的设置上，如果是设置为AXI4，如图所示，那么，DDR就不会拉高wready信号，验证如图所示，必须你首先给wvalid信号，wready信号才会拉高情形二：如果设置为AXI3，如图所示经过验证发现，最后DDR会一开始就拉高wready信号 PS:先来看一下AXI Interconnect这个M_AXI接口信号，它会产生一个S_AXI接口没有的信号M_AXI_wid（AXI3信号）在这个时候貌似这个AXI Interconnect就实现了AXI4 TO AXI3协议转换。回到问题本身：这就十分有意思了，一个接口的定义改变会影响DDR的运行状态，这到底是为什么？？ 0 本主题由 liuyongwangzi 于 2024-5-31 17:15 添加图标推荐已退回10积分
2024-5-31 12:04:29　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报李天乐相关推荐 • 如何避免AXI_hp总线锁死？ 4970 • FPGA问题 PL端获取的数据和时钟如何存入DDR中 20442 • ZC706中的PL DDR控制器的init完成信号没有被断言 2250 • 赛灵思的DDR3在init_calib_comlete拉高之前的波形，不知道对不对，和altra的不一样 8239 • 如何实现从microblaze端访问ARM DDR？ 2605 • 请问是否可以在同一个Zynq FPGA中从PS控制PL JTAG？ 3282 • 怎么在zedboard上测试DDR读写？ 2682 • 开发板的PL端有4片的DDR，怎么管理数据的传输 3005 • 赛灵思的DDR3读写地址一直重复怎么办？ 5472 • 请问zynq 怎么实现PS与PL数据交互，然后通过UART串口打印出来? 4238 1个回答

答案对人有帮助，有参考价值 0 从您的描述来看，您在使用PL端（可编程逻辑）通过AXI总线控制PS端（处理器系统）的DDR（动态随机存取存储器）进行读写操作时遇到了一个问题，即从机（DDR）的wready信号不会一直拉高，只有在发出wvalid信号时才会拉高。而awready信号则一直拉高。您想知道如何判断采用的握手方式以及这是否与PS端DDR的机制有关。首先，我们需要了解AXI总线的握手协议。AXI总线有三种握手协议：ACK-based、LIGHTWT和HANDSHAKE。在这些协议中，wready和awready信号的行为可能会有所不同。 1. ACK-based：在这种协议下，wready信号会在每个事务开始时拉高，表示目标设备准备好接收数据。awready信号也会在每个事务开始时拉高，表示目标设备准备好接收地址。 2. LIGHTWT：在这种协议下，wready信号不会在每个事务开始时拉高，而是在目标设备准备好接收数据时才拉高。awready信号的行为与ACK-based协议相同。 3. HANDSHAKE：在这种协议下，wready和awready信号都会在目标设备准备好接收数据或地址时拉高。根据您的描述，从机（DDR）的wready信号在发出wvalid信号时才会拉高，而awready信号一直拉高。这种情况可能更接近LIGHTWT协议。但是，为了确定采用的握手方式，您需要检查设计中的AXI总线配置。关于PS端DDR的机制问题，这可能与您使用的DDR控制器或MIG（Memory Interface Generator）核有关。不同的DDR控制器或MIG核可能有不同的握手协议实现。您可以通过查看文档或仿真来了解您使用的DDR控制器或MIG核的具体实现。建议您采取以下步骤来解决问题： 1. 检查设计中的AXI总线配置，确定采用的握手协议。 2. 查阅您使用的DDR控制器或MIG核的文档，了解其握手协议的实现方式。 3. 如果可能，尝试修改设计或使用不同的DDR控制器/MIG核，以适应您的项目需求。 4. 如果问题仍然存在，您可以考虑寻求专业人士的帮助，或者在相关论坛和社区寻求建议。

2024-5-31 16:20:40 评论举报温暖镜头