发帖

FPGA|CPLD|ASIC论坛

FPGA|CPLD|ASIC论坛

今日发帖：0 |总共 13590

+ 关注

版主：

Mill 梅雪松卿小小_9e6 蛙蛙蛙

华秋SMT免费贴片，首单50套内实付0元！

最新回复最新发表最多查看最多回复精华高分悬赏零回复

[已解决]

FPGA与LoRa模块的串口通信问题

张宏伟 03-22 09:13 1 回答 4350阅读

[无答案]

Modelsim报错， -novopt 开关打开，仿真失败

jf_74021137 02-18 10:26 0 回答 8610阅读

[已解决]

请问两个KC705板子之间，用USER_SMA_GPIO Y23互连不成功，求教。

峰 02-02 16:38 1 回答 4865阅读

[无满意答案]

利用按键发送命令+X,⬇给rs232串口

TH 01-23 14:03 1 回答 5192阅读

[无满意答案]

AD9914 DRG非驻留模式配置扫频连续波，SPAN打窄，噪底固定时间跳动

jf_77370161 02-20 00:30 11 回答 4822阅读

[无满意答案]

FPGA的uart设计

王鹏翔 01-19 17:24 2 回答 5622阅读

[无满意答案]

vmware虚拟机内运行qnx4.25系统 attach_img

attach_img

h1654156070.9724 12-14 17:58 1 回答 5534阅读

[无满意答案]

1023与1224与光模块电路问题

xjll 12-07 16:46 1 回答 5563阅读

[无满意答案]

如何用Verilog分模块编写1A2B猜数字游戏并且在野火FPGA开发板上实现效果？

jf_71210954 12-06 18:45 1 回答 5792阅读

[无答案]

求购开发版

jf_77971854 11-22 13:04 0 回答 5538阅读

[无满意答案]

使用gtx没有输出

小飞侠12321 10-13 09:41 1 回答 5740阅读

[无满意答案]

ad5791没有输出？

jf_97940212 09-20 16:35 1 回答 6197阅读

[无满意答案]

关于xilinx FPGA pcie测试问题

逗号052 01-19 17:34 2 回答 6374阅读

[无满意答案]

异步时钟同步疑惑 attach_img

attach_img

无量寿经 01-19 17:39 2 回答 5979阅读

[无满意答案]

CPLD并口通信的程序-Verilog语言

jf_61930648 09-26 10:26 1 回答 6001阅读

[无满意答案]

FPGA驱动AD9236

jf_78743390 10-12 11:01 1 回答 5975阅读

[无满意答案]

编码器的abz相是5v信号，可以直接接入FPGA3.3V的引脚吗？

g86sg406sd 10-16 10:30 2 回答 6976阅读

[无满意答案]

QUARTUS下的eclipse不识别fopen函数

chenbingjy 10-19 10:15 1 回答 10198阅读

[无满意答案]

FPGA ECLIPSE的问题

chenbingjy 01-12 11:12 1 回答 7043阅读

[无满意答案]

NIOS II 通过EPCS固化失败

陈 06-15 15:34 4 回答 6233阅读

[无满意答案]

那些芯片可以替代XC3S200AN

cmkcmk 05-29 17:01 1 回答 5730阅读

[无满意答案]

如何自学并精进FPGA

jf_60931120 06-06 10:39 3 回答 6319阅读

[无满意答案]

fpga v6板上电后指示灯红色常亮找不到驱动

jf_75010406 06-01 14:55 2 回答 5645阅读

[无满意答案]

使用ISE子模块之间没有连接

cmkcmk 05-31 17:16 1 回答 5306阅读

[已解决]

ISE进行工程综合时出现资源使用过多的问题

cmkcmk 05-31 14:17 2 回答 5288阅读

[无答案]

Vivado 生成逻辑原理图后，在哪查看输出的表达式？

王得发 05-27 16:47 0 回答 5505阅读

[无满意答案]

基于FPGA的BISS-C协议编码器的解码实现

jf_58854283 05-23 17:17 1 回答 4878阅读

[无满意答案]

变模计数器

jf_73483857 05-24 14:04 1 回答 4709阅读

[无答案]

flash型FPGA配置下载问题

jf_81610911 05-19 10:13 0 回答 3794阅读

[无满意答案]

为什么我fpga的io口输出速率只能做到8mhz呢？

杨海清 05-16 18:09 2 回答 3950阅读

上一页 123 4 5 ... 181 / 181 页下一页

返回

提问题	发经验
发资料	发讨论

广告

活跃回答者查看全部

推荐小组

子话题

FPGA ASIC CPLD 编程规范 USB3.0 Verilog Quartus 人工智能仿真英特尔

联系我们@电子发烧友小助手

违法和不良信息举报：0755-83143975

儿童色情信息举报专区

关闭

站长推荐 /6

返回顶部 返回版块

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航