似乎没有检测到“CLOCK_DEDICATED_ROUTE = FALSE”约束是怎么回事

大家好，
我在ML605板和ISE 13.2上使用Virtex 6。
我必须使用来自FMC连接器的信号：这是我的自定义IP的时钟。
在映射期间，编译器报告以下错误：
“错误：放置：1153 - 已发现时钟IOB / BUFGCTRL时钟组件对未放置在最佳时钟
IOB / BUFGCTRL网站对。
时钟IOB组件放置在现场。
相应的BUFGCTRL组件放置在现场。
如果a）将IOB放置在具有到所有BUFGCTRL站点的最快专用路径的全局时钟能够的IOB站点上，或者b）将IOB放置在本地上，则时钟IO可以使用IOB和时钟缓冲器之间的快速路径。
具有时钟功能的IOB站点，在其设备的一半（TOP或BOTTOM）中具有专用于BUFGCTRL站点的快速路径。
您可能想要分析存在此问题的原因并进行更正。
如果此子设计可接受此子优化条件，则可以使用.ucf文件中的CLOCK_DEDICATED_ROUTE约束将此消息降级为警告并允许您的设计继续。
但是，强烈建议不要使用此覆盖，因为它可能导致非常差的时序结果。
建议在设计中纠正此错误情况。
下面列出了此时钟放置规则中使用的所有COMP.PIN的列表。
这些示例可以直接在.ucf文件中使用，以覆盖此时钟规则。
“
所以我试着在.ucf文件中添加这个约束，但结果完全一样。
你能解释一下为什么以及究竟发生了什么？
谢谢
西罗