赛灵思
直播中

王鹏

7年用户 1243经验值
私信 关注
[问答]

为什么ISE无法将DCM置于设计中?

亲爱的先生,
以下是来自ISE的错误消息。
它向我展示了ISE无法将DCM置于设计中。
为什么?
它来自coregen的74.25Mhz到74.25Mhz pll。
谢谢。
错误:地点:293 - 以下1个组件需要放置在特定的相对位置表格中。
在RPM网格中需要的相对坐标(可在FPGA编辑器中看到)显示在组件名称旁边的括号中。
由于放置限制,不可能将组件放置在所需的形式中。
DCM clk_root / pll_sp6 / dcm_sp_inst(0,0)已锁定到网站DCM_X0Y1
Placer完成的实际总时间:5分钟1秒完成Placer完成的总CPU时间:4分52秒ERROR:Pack:1654 - 时序驱动的放置阶段遇到错误。
彼得昌

回帖(7)

张俊

2019-8-5 09:20:20
嗨,
我试图将DCM从CLKIN x 2/2修改为CLKIN 4/2。
之后除以2。
它现在工作正常。
供你参考。
彼得昌
在原帖中查看解决方案
举报

石俊梅

2019-8-5 09:28:33
你好@ peterchang0708
您是否在DCM实例上有LOC约束?
你能在这里上传UCF文件吗?
谢谢,迪皮卡.----------------------------------------------
---------------------------------------------- Google之前的问题
张贴。
如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星)
举报

李裕伦

2019-8-5 09:39:08
你有这种约束的原因是否有原因?
这不应该与频率有关。
删除位置约束并检查。
问候
Sikta
举报

张俊

2019-8-5 09:54:35
嗨西卡,
请查看随附的ucf。
谢谢。
彼得
project.ucf 11 KB
举报

更多回帖

发帖
×
20
完善资料,
赚取积分