[资料]

FPGA实现乘法运算（直接用符号*和用IP的区别）

yangtuzi2016

2016-3-9 19:58:42 12590

0 仿真工具:Vivado 2015.1 目标器件:xc7a100tfgg484-2 仿真代码： module test_sim( ); reg sys_clk; reg rst_n; reg [7:0] a; reg [7:0] b; reg [8:0] c; reg [9:0] d; reg [17:0] e; reg [7:0] temp1; reg [17:0] temp2; wire[17:0] mult_out; initial begin sys_clk = 0; rst_n = 0; #30 rst_n = 1; a = 'd54; b = 'd1; d = 'h1e0; end always #5 sys_clk = ~sys_clk; mult_test mult_test ( .CLK(sys_clk), .A((~c[7:0]) + 8'b0000_0001), .B(d), .P(mult_out) ); always @(posedge sys_clk) begin a <= a+'d1; b <= b+ 'd2; c <= {1'b0,a} - {1'b0,b}; temp1 <= ((~c[7:0]) + 8'b0000_0001); temp2 <= ((~c[7:0]) + 8'b0000_0001) * d; e <= c[8]? (((~c[7:0]) + 8'b0000_0001) * d) : (c[7:0] * d); end endmodule 仿真波形截图：可见：当a为3c，b为0d时，c <= {1'b0,a} - {1'b0,b};得到2f；延一拍，temp1的值为d1（取反加1的结果） d1 * 1e0 = 187e0，IP输出的结果mult_out正确，temp2得到值3a7e0，错误。所以，涉及到负数乘法处理时，用IP较好。 0 1.jpg (32.88 KB, 下载次数: 16)
举报淘帖0 只看该作者相关推荐 • 关于有符号，无符号数，原码补码之间的运算 16279 • 怎么进行256个值的乘法和累加运算？ 2307 • FPGA中的除法运算及初识AXI总线 3263 • 基于FPGA的信号与处理 4161 • FPGA乘法器设计 4895 • 利用FPGA进行AD转换后进行乘法运算 6230 • 雾盈FPGA笔记之（三十二）六位四则运算计算器（8）算法实现加减乘除 6344 • Verilog中用实现乘法和用乘法器ip核实现乘法的区别？ 14388* • 请问用FPGA实现跑马灯与用nios ii实现跑马灯的本质区别是什... 3400 • fpga中定点乘法器设计（中文） 2692 1条评论发表评论只看该作者