完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我正在尝试进行256个值的乘法和累加运算。 为此,我使用了16个DSP48a宏,Xilinx的ip核心,Spartan 3A DSA FPGA,每个计算16个MAC操作。 我使用(P + A * B)指令进行MAC操作。 我的实现在MAC操作之前是正确的,但它没有给出输出。 是IP核DSP48a宏的问题?? 我的指令(P + A * B)对于MAC操作是否正确? 请告诉我..谢谢 |
|
相关推荐
4个回答
|
|
>>是IP核DSP48a宏的问题?? NO。>>我的指令(P + A * B)对于MAC操作是否正确?理论上是,但取决于你是否正确使用DSP48s。
你正确驾驶重置? 各种CE信号怎么样? 首先尝试一个非常简单的乘数。 如果你只是连接A& B与CE的全部绑定高,你能获得乘法输出吗? - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
嗨Muzaffer,
谢谢你宝贵的建议。 正如你所提到的,我已经完成了乘法(指令 - > A * B)。 它给出了全局CE和全局SCLR的输出,但是我无法获得乘法和累加(MAC)操作的输出......我尝试过所有可能的CE和SCLR组合。 能否请您详细说明CE和SCLR控制信号? 我能够使用Multiply Accumulator 2.0版的IP CORE获得精确输出,但我无法通过dsp48a宏IPCORE获得输出。 问题出在控制信号或指令上? 请建议我.. |
|
|
|
你好
您可以从下面的doc中找到控制信号描述,并检查您是否正确驱动它们 http://www.xilinx.com/support/documentation/ip_documentation/dsp48_macro_ds754.pdf 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
使用P + A * B时,需要确保P寄存器输出可用/有效,以便在添加中使用。
尝试喂养A& B连续输入,无中间复位,看看输出结果如何。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2271 浏览 7 评论
2684 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2168 浏览 9 评论
3238 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2309 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
557浏览 1评论
1635浏览 1评论
128浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2282浏览 0评论
595浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-15 04:25 , Processed in 1.157822 second(s), Total 83, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191