完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
刚接触学习FPGA,懂得verilog HDL的基础语法,有一块带XILINX的ZYNQ xc7z020的开发板,开发软件用的是vivado;现在要设计一个16位的乘法器,功能已经实现。但需要考查性能指标:功耗、速度、吞吐量、覆盖率。但对这几个概念没有太大的了解 ①请问对于一个乘法器而言这几个方面指的是什么? ②在Project Summary中有一个Utilization的图表,内有LUT,FF,IP,BUFG的Estimated Utilization,请问表示什么内容? ③查到在Vivado下进行功耗估计有两种方法,一种是向量模式,需要提供SAIF(Switching Activity Interchange Format)或VCD文件;一种是非向量模式。但在simulation settings中的.saif那行写入生成的.saif文件名,编译会出错,google后解决不了,如何生成.saif文件? ////////////////////// error是:Simtcl 6-9 google后官方给的回答是: Kindly note that this is a known issue which will be fixed in the future release of the tool. For now, as a workaround, do not select the SAIF option, rather use TCL command if you want to dump SAIF file. ///////////////////////// ④提高性能应该从优化模型还是别的方法实现? ⑤模拟实现后是需要在约束中确定input,output的引脚,然后和单片机一样,把生成文件直接下载到FPGA中就可以进行实际测量吗? 谢谢 |
|
相关推荐
1个回答
|
|
FPGA自带的有硬乘法器呀,为啥非要自己做一个乘法器呢
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1413 浏览 1 评论
1208 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1419 浏览 0 评论
913 浏览 0 评论
2223 浏览 0 评论
1424 浏览 34 评论
5610 浏览 113 评论
浏览过的版块 |
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-21 22:21 , Processed in 0.559337 second(s), Total 72, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号