完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
7781
如图所示，clk是源时钟，clk[0]，clk[1]，clk[2]是PLL的输出时钟，其中clk[0]和clk[2]有延迟，这个问题怎么解决？ setup time slack和hold time slack都没有问题，但我还是想解决它。尝试过让其他时钟延迟，添加了set clock latency，但并没有什么用。所以求高手解决。 
0
已退回5积分
|
|
相关推荐
2个回答
|
|
|
你生成pll的时候设置了他们的相位关系吧，你看其他跟源时钟没有延迟的Rise都是0.00ns，才能跟源时钟的相位对齐，现在你这两个时钟的Rise不是0.00ns，所以肯定相对于源时钟有相位变化。你重新生成一次，生成的时候，记得把相位都设成一样的，肯定有选项让你选择的，要么是phase，要么是Rise，两者之一肯定可以设置。
|
|
|
2015-10-16 16:34:46
评论
|
|
djytd150918 发表于 2015-10-16 16:34 谢了，我试试。 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1367 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1046 浏览 0 评论
2442 浏览 1 评论
2146 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2408 浏览 0 评论
1880 浏览 49 评论
6017 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
5531
