完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
9666
|
我用quartusII9.1生成了PLL，通过倍频时钟100M输出，驱动一个计数器。但在signaltap里根观察，计数器没有工作。我又将系统时钟50M直接给计数器，发现计数器工作。前一个计数过程，我用100M采样，发现signaltap时钟在等待采用时钟。两个过程说明PLL根本就不工作，但locked信号却为高电平。哪位大神遇到过相同的问题，能否给解决一下。
0
已退回3积分
|
|
相关推荐
4个回答
|
|
|
你试试波形防真一下
|
|
|
|
|
|
不知道解决没有，你说了这么多就一句总结PLL不好使，这个不好使几乎就是配置问题，你要把你咋配置的说说就可以帮助你分析啦
|
|
|
|
|
|
是这样，配置不复杂，pll只配置时钟输入脚和输出脚，无论输出时钟配置多大，输出均无。 |
|
|
2015-9-20 16:22:18
评论
|
|
|
等于没说的，你这样谁也判断不出问题的 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1415 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1055 浏览 0 评论
2491 浏览 1 评论
2190 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2457 浏览 0 评论
1921 浏览 52 评论
6020 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
296
