[问答]

ADS801的25MHZ时钟是如何产生的？

问答对人有帮助，内容完整，我也想知道答案 0 DATASHEET里这样写的： CLOCK REQUIREMENTS The CLK pin accepts a CMOS level clock input. The rising and falling edges of the externally applied convert command clock controls the various interstage conversions in the pipeline. Therefore, the duty cycle of the clock should be held at 50% with low jitter and fast rise-and-fall times of 2ns or less. This is particularly important when digitizing a highfrequency input and operating at the maximum sample rate. Deviation from a 50% duty cycle will effectively shorten some of the interstage settling times, thus degrading the SNR and DNL performance. 我用25MHZ的有源晶振，但示波器观察是三角波，不满足上面的要求把，请问应该怎么产生？谢谢！ 0 本主题由 Harmony技术专家于 2025-2-12 14:49 审核通过
2025-2-12 07:25:40　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答举报张强相关推荐 • 请问三块ads1178采用25mhz和21mhz能跑程序吗？ 281 • 25MHz的时钟源如何得到4路200MHz的时钟信号？ 3288 • STM32H743外部时钟输入采用25MHz有源晶振，设备正常工作一段时间后STM32不再工作的原因？ 1013 • stm32cubeIDE使用外部25MHz时钟debug一直停在HardFault_Handler()是为什么？ 433 • 用示波器测量ADS801的12位数字量，有些位的输出高低电平一直在跳，是什么原因？ 256 • 想用CDCI6214输出4个156.25MHz的LVDS时钟，参考时钟用的是25MHz晶振，该如何配置？ 551 • 辐射测试间隔25Mhz的尖峰毛刺 9822 • 应该抓两种方法并使用DCM作为25MHz信号吗？ 1536 • ENC424J600的设计可以使用20MHz而不是25MHz吗？ 2777 • ads805e输出数值相比输入信号衰减将近20%，为什么？ 526 2个回答

答案对人有帮助，有参考价值 0 直接用晶振一般无法达到要求，低成本的方案是，采用SN74LVC1G17对时钟信号进行整行，或采用SN74LVC2G14进行两次整形。也可以选用高速的FPGA产生时钟信号。

2025-2-12 14:40:01 评论举报陈忠阳

答案对人有帮助，有参考价值 0 e can cause a loss of accuracy in the conversion process. The clock frequency can be varied from 1.25 MHz to 25 MHz, and the device can operate at maximum sample rates up to 20 MSPS. 根据ADS801的数据手册，25MHz的时钟是通过外部提供的CMOS级别的时钟输入来产生的。外部应用的转换命令时钟的上升沿和下降沿控制着流水线中的各个阶段转换。因此，时钟的占空比应保持在50%，并且具有低抖动和快速的上升和下降时间（2ns或更短）。这一点在数字化高频输入和以最大采样率运行时尤为重要。偏离50%的占空比可能会导致转换过程中的精度损失。时钟频率可以从1.25MHz变化到25MHz，并且设备可以在最大采样率20MSPS下运行。要产生25MHz的时钟，您可以使用以下方法： 1. 使用一个外部时钟源：您可以使用一个外部时钟源，如晶体振荡器或时钟发生器，来提供25MHz的时钟信号。确保时钟源的占空比为50%，并且具有低抖动和快速的上升和下降时间。 2. 使用一个内部时钟源：如果您的系统已经有一个可用的25MHz时钟信号，您可以直接将其连接到ADS801的CLK引脚。同样，请确保占空比为50%，并且具有低抖动和快速的上升和下降时间。 3. 使用一个可编程时钟发生器：如果您需要一个可调的时钟频率，可以使用一个可编程时钟发生器，如Xilinx或Altera的FPGA。这些设备可以配置为产生所需的25MHz时钟信号，并可以调整占空比、抖动和上升/下降时间。总之，要产生25MHz的时钟，您需要确保时钟信号满足ADS801的数据手册要求，包括50%的占空比、低抖动和快速的上升和下降时间。您可以通过使用外部时钟源、内部时钟源或可编程时钟发生器来实现这一点。

2025-2-12 17:46:51 评论举报张娟