完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛|
请确认几个问题。
1.确认MCU在控制ADC时没有拉高/DRDY。 2.CLKDIV的信号必须满足表7的 Clock Input Restrictions 。 3.确认 SCLK, CLK, DRDY 和SYNC都没有问题,最好可以用示波器截一张波形。 4.如果以上都没有问题,尝试替换一片ADS1178,可能是芯片损坏导致的问题。 |
|
|
|
|
|
根据您的描述,ADS1178的DRDY(数据就绪)引脚一直为高电平。以下是一些可能的原因和解决方法:
1. 时钟频率问题:您提到ADC_CLK为25MHz。请检查ADS1178的数据手册,确保您使用的时钟频率在允许的范围内。如果时钟频率过高或过低,可能会导致DRDY引脚一直为高电平。 2. SPI模式配置问题:请确保您的SPI模式配置正确。检查CPOL(时钟极性)和CPHA(时钟相位)设置是否与ADS1178的要求相匹配。不正确的SPI配置可能导致DRDY引脚一直为高电平。 3. 同步信号问题:您提到使用CPLD产生SYNC脉冲,脉冲宽度为120ns。请检查SYNC脉冲的时序是否正确。如果SYNC脉冲的时序不正确,可能会导致DRDY引脚一直为高电平。 4. 电源问题:请检查ADS1178的电源电压是否在规定的范围内。如果电源电压过高或过低,可能会导致DRDY引脚一直为高电平。 5. 硬件连接问题:请检查ADS1178的硬件连接是否正确。确保所有引脚都已正确连接,没有短路或断路。 6. 软件问题:请检查您的代码,确保SPI通信和ADS1178的配置正确。如果代码中有错误,可能会导致DRDY引脚一直为高电平。 为了解决这个问题,您可以尝试以下步骤: 1. 检查时钟频率、SPI模式配置、同步信号时序、电源电压和硬件连接是否正确。 2. 检查您的代码,确保SPI通信和ADS1178的配置正确。 3. 如果问题仍然存在,您可以尝试使用示波器检查ADS1178的引脚信号,以便更好地了解问题所在。 希望这些建议能帮助您解决问题。如果问题仍然存在,请提供更多详细信息,以便我们为您提供更具体的帮助。 |
|
|
|
|
只有小组成员才能发言,加入小组>>
577 浏览 0 评论
1639 浏览 0 评论
2075 浏览 0 评论
为啥BQ7693003DBTR芯片在和BQ769X0盒子通讯时收不到信号?
1530 浏览 0 评论
DSP 28027F 开发板 XDS100v2调试探针诊断日志显示了 Error -150 (SC_ERR_FTDI_FAIL)如何解决
1368 浏览 0 评论
AT32F407在USART2 DMA发送数据时,接包接到了要发送的数据,程序还是处于等待传输完成的标识判断中,为什么?
1779浏览 29评论
2806浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符,哪位大佬可以帮忙解答下
1738浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方,寻求答疑
1651浏览 14评论
两个TMP117传感器一个可以正常读取温度值,一个读取的值一直是0,为什么?
1665浏览 13评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-8 19:01 , Processed in 0.676921 second(s), Total 48, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
285