[问答]

通过JESD204B与FPGA连接时，出现p/n交叉的情况，是否可以p/n交叉连接？

问答对人有帮助，内容完整，我也想知道答案 0 您好，下图左侧为FPGA核心板在底板上的接插件，通过JESD204B方式与ADC连接，但布线路径需要交叉。这种情况应该如何处理？方案1. 将差分线对内交叉连接，即FPGA的差分线的xx_p连接ADC的dx_m 方案2. 跨层布线。方案1是否在电气连接上不允许，或者如果可以，是否存在潜在的逻辑问题？方案2，跨层布线对于3.2GHz的数据速率是否有影响？或者是否有其他解决方法？谢谢！ 0 本主题由 Harmony技术专家于 2024-11-26 18:06 审核通过
2024-11-26 06:29:16　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 54 个回答。邀请回答普罗旺斯的薰衣草该类别下有 53 个回答。邀请回答 heks 该类别下有 50 个回答。邀请回答 lksas 该类别下有 43 个回答。邀请回答 wang21cj 该类别下有 41 个回答。邀请回答 fdhsfagd 该类别下有 40 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 huzp_bbs 该类别下有 38 个回答。邀请回答 hgimtk 该类别下有 38 个回答。邀请回答 chm5 该类别下有 37 个回答。邀请回答 ggfx 该类别下有 37 个回答。邀请回答 caoguiqun 该类别下有 36 个回答。邀请回答 lifei639156 该类别下有 36 个回答，其中被选为最佳答案 1 次。邀请回答 kghfh 该类别下有 36 个回答。邀请回答 HengDu 该类别下有 36 个回答。邀请回答霍威电源该类别下有 36 个回答。邀请回答 msvdsufsdf 该类别下有 35 个回答。邀请回答 kingnet6688 该类别下有 35 个回答。邀请回答站着幻想该类别下有 35 个回答。邀请回答 wanglinhua2627 该类别下有 35 个回答。邀请回答举报 mintsy 相关推荐 • 如何让JESD204B在FPGA上工作？FPGA对于JESD204B需要多少速度？ 2501 • 测试JESD204无法正常工作 3659 • JESD204B中的确定延迟到底是什么？它是否就是转换器的总延迟？ 2592 • 如何去实现JESD204B时钟？ 2637 • 一文读懂JESD204B标准系统 2608 • JESD204B的系统级优势 2040 • JESD204B协议有什么特点？ 1692 • JESD204B是什么工作原理？控制字符是什么？ 1218 • jesd204b ip核支持的线速率 6086 • 关于JESD204B接口你想知道的都在这 1072 1个回答

答案对人有帮助，有参考价值 0 在处理JESD204B与FPGA连接时出现的p/n交叉问题时，我们可以分析您提供的两种方案，并讨论它们的可行性和潜在问题。方案1：将差分线对内交叉连接，即FPGA的差分线的xx_p连接ADC的dx_m 在电气连接上，这种方案是允许的。差分信号线对内的交叉连接不会影响信号的完整性。然而，这种方案可能会导致潜在的逻辑问题。因为在差分信号中，p和n线之间的相位关系对于信号完整性至关重要。如果p和n线之间的相位关系发生变化，可能会导致信号失真，从而影响数据传输的准确性。方案2：跨层布线跨层布线对于3.2GHz的数据速率可能会有一定影响。在高速信号传输中，信号完整性和阻抗匹配是非常重要的。跨层布线可能会导致信号反射、阻抗不连续等问题，从而影响信号的完整性和传输速率。然而，这种影响取决于具体的布线设计和材料。在某些情况下，通过优化布线设计和选择合适的材料，可以减小跨层布线对信号传输的影响。除了这两种方案外，还有其他解决方法可以考虑： 1. 优化布线路径：尝试调整布线路径，避免p/n交叉。这可能需要重新设计底板和FPGA核心板的布局，以实现更合理的布线。 2. 使用高速连接器：使用高速连接器可以减少布线长度，降低信号传输中的损耗和反射。这有助于提高信号完整性，尤其是在高速数据传输中。 3. 考虑信号完整性仿真：在设计阶段，可以进行信号完整性仿真，以评估不同布线方案对信号传输的影响。这有助于选择最佳的布线方案，确保信号传输的准确性和稳定性。总之，方案1在电气连接上是允许的，但可能存在潜在的逻辑问题。方案2可能会对3.2GHz的数据速率产生影响，具体取决于布线设计和材料。在处理p/n交叉问题时，可以考虑优化布线路径、使用高速连接器和进行信号完整性仿真等方法。

7 天前评论举报王莉