完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我试图仅在测试模式下测试JESD204B v6.2:001:无限期地发送/接收/K28.5/ 但首先在desing块中有一个错误: [BD 41-967] AXI接口引脚/ jesd204_0 / s_axis_tx与任何时钟引脚无关。 它可能无法正常工作。 我已经连接了axi lite和refclk_p / n。 我需要更多连接针吗? 谢谢 以上来自于谷歌翻译 以下为原文 Hello, Im triying to test the JESD204B v6.2 only in test mode: 001: Transmit/Receive /K28.5/ indefinitely But first in have a error in the desing block: [BD 41-967] AXI interface pin /jesd204_0/s_axis_tx is not associated to any clock pin. It may not work correctly. I have already connected the axi lite and the refclk_p/n. Have i need to connect some pin more? Thanks |
|
相关推荐
3个回答
|
|
@ dman92
检查以下论坛讨论是否有帮助:https://forums.xilinx.com/t5/General-Technical-Discussion/question-based-on-AXI-streaming-JESD204B-microblaze/m-p/654839--Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @dman92 Check if the following forum discussion helps: https://forums.xilinx.com/t5/General-Technical-Discussion/question-based-on-AXI-streaming-JESD204B-microblaze/m-p/654839 --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
从以下网站查看JESD204b示例设计:http://www.xilinx.com/member/jesd204_eval.html
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 check the JESD204b example design from here http://www.xilinx.com/member/jesd204_eval.htmlThanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
嗨,我已经在这篇文章之前看到了,但是他将axi流连接到一个块,我想把axistream留给端口。
只有从核心开始,我尝试连接像图片: 注意:我使用:在核心中包含共享逻辑 我只想模拟测试模式。 谢谢 以上来自于谷歌翻译 以下为原文 Hi i already see before this post, but he interconect the axi stream to a block, i want to leave the axistream to port. Only for starting with the core, i try to connect like the picture: Note: Im using: include shared logic in core Im only want to simulate the test mode. Thanks |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
754浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-21 22:00 , Processed in 1.564822 second(s), Total 83, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号