[问答]

LMK04832配置时钟输出时，IDL和ODL怎么配置？有没有统一的做法?

问答对人有帮助，内容完整，我也想知道答案 0 为了优化相噪，LMK04832配置时钟输出时，IDL和ODL的配置一般怎么考虑，有没有统一的做法?还是说根据所研发产品的实际情况去调试，由调试结果决定是开启还是关闭改配置？比如245.76MHz需要优化相噪一般是否开启IDL和ODL，2949.12MHz一般怎么配置IDL和ODL。如果同一颗芯片中，245.76MHz开启了IDL和ODL，那么是否有可能对2949.12MHz的时钟产生更严重的干扰。 0 本主题由 Harmony技术专家于 2024-11-8 10:09 审核通过
2024-11-8 08:14:48　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 58 个回答。邀请回答 heks 该类别下有 57 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 lksas 该类别下有 46 个回答。邀请回答 wang21cj 该类别下有 45 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答 fdhsfagd 该类别下有 42 个回答。邀请回答 huzp_bbs 该类别下有 41 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答颜刚YanG 该类别下有 40 个回答。邀请回答 zhhx1985 该类别下有 40 个回答。邀请回答 K_Ming 该类别下有 39 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 kghfh 该类别下有 39 个回答。邀请回答 zhouxk 该类别下有 39 个回答。邀请回答 kingnet6688 该类别下有 38 个回答。邀请回答 lifei639156 该类别下有 38 个回答，其中被选为最佳答案 1 次。邀请回答 msvdsufsdf 该类别下有 38 个回答。邀请回答深海零下一度1 该类别下有 38 个回答。邀请回答举报萧蔼晨相关推荐 • LMK04832 CMOS输出衰减怎么解决？ 259 • LMK04832的时钟输出例如CLKOUT2_3两对时钟全部作为DEVICE CLOCK输出时频率只能是一致的吗？ 188 • LMK04832EVM开发板在设置0和1通道的时钟是只能输出一样的频率吗？ 73 • LMK5B12204配置后无时钟输出怎么解决？ 210 • LMK04828采用single loop mode，只配置PLL2 0-delay模式没有配置成功是怎么回事？ 93 • 基于lmk03806的高性能可编程时钟发生器的设计与fpga实现毕... 3131 • LMK05318配置0x65.tcs，得出的OUT2和OUT4端口均无输出，为什么？ 295 • LMK61xx Oscillator Programming Tool可以用于LMK61E08的寄存器配置吗？ 112 • DAC37J82配置完成后，无论怎样更改JESD204B TX输出，DAC输出的波形始终都不改变，为什么？ 46 • LMK05318配置后输出频率抖动而且不光滑，为什么？ 331 2个回答

答案对人有帮助，有参考价值 0 为了优化相噪，LMK04832配置时钟输出时，IDL和ODL的配置一般怎么考虑，有没有统一的做法?还是说根据所研发产品的实际情况去调试，由调试结果决定是开启还是关闭改配置？根据datasheet说明，您根据您的实际情况来配置。 f k said: 比如245.76MHz需要优化相噪一般是否开启IDL和ODL，2949.12MHz一般怎么配置IDL和ODL。如果同一颗芯片中，245.76MHz开启了IDL和ODL，那么是否有可能对2949.12MHz的时钟产生更严重的干扰。官方有相关示例说明请参考以下官方说明原文 In this example, the 245.76-MHz ADC output needs the best performance. CLKout2 on the LMK04832 provides the best noise floor / performance. The 245.76 MHz is placed on CLKout2 with 10.24-MHz SYSREF on CLKout3. • For best performance the input and output drive level bits may be set. Best noise floor performance is achieved with CLKout2_3_IDL = 1 and CLKout2_3_ODL = 1. • The CLKoutX_Y_ODL bit has no impact on even clock outputs in high performance bypass mode 如第一个问题和示例说明，您如果根据实际情况有具体要求，您可以对照第一个问题表格，参考例子中的说明来配置。

2024-11-8 09:57:13 评论举报夏日余晖

答案对人有帮助，有参考价值 0 LMK04832是一款高性能的时钟生成器，用于生成低相位噪声的时钟信号。在配置时钟输出时，IDL（输入分频器）和ODL（输出分频器）是两个重要的参数，它们可以影响时钟信号的相位噪声性能。以下是关于IDL和ODL配置的一些建议： 1. 统一做法：通常情况下，没有绝对的统一做法来配置IDL和ODL，因为它们取决于具体的应用场景和产品需求。然而，可以根据一些通用的原则来进行配置。 2. 优化相噪：为了优化相噪，可以按照以下步骤进行IDL和ODL的配置： a. 首先，根据所需的输出频率和输入频率，计算所需的分频比。 b. 其次，根据分频比选择合适的IDL和ODL值。一般来说，较小的分频比可以降低相位噪声，但可能会增加功耗和芯片面积。较大的分频比可以降低功耗和芯片面积，但可能会增加相位噪声。 c. 最后，根据实际应用场景和产品需求，对IDL和ODL进行微调，以达到最佳的相位噪声性能。 3. 245.76MHz和2949.12MHz的配置：对于245.76MHz和2949.12MHz的时钟信号，IDL和ODL的配置需要根据具体的应用场景和产品需求进行调整。一般来说，较高的输出频率可能需要较大的分频比，以降低相位噪声。但是，这也取决于输入频率和所需的相位噪声性能。 4. 干扰问题：在同一颗芯片中，如果245.76MHz的时钟信号开启了IDL和ODL，可能会对2949.12MHz的时钟信号产生一定的干扰。为了降低这种干扰，可以考虑以下措施： a. 增加芯片内部的隔离，以减少不同时钟信号之间的干扰。 b. 对IDL和ODL进行微调，以降低干扰。 c. 在电路设计中增加滤波器，以减少干扰。总之，LMK04832的IDL和ODL配置需要根据具体的应用场景和产品需求进行调整。在实际应用中，可能需要进行多次调试和优化，以达到最佳的相位噪声性能。

2024-11-9 09:28:33 评论举报纯纯纯牛奶