[问答]

aic3256的WCLK无法输出怎么解决？

问答对人有帮助，内容完整，我也想知道答案 0 用另一个DSP的I2C对aic3256的寄存器进行读写，将其第一页的26号寄存器配置为0x80，27号寄存器为0x0d，29号寄存器为0x33，30号寄存器为0x80，（其它寄存器按照常规配置）就是说BCKL_N开启，BCLK、WCLK都设为输出了。然后用示波器观察BCLK是正确的输出时钟，而WCLK却无输出且保持为低电平。请问为什么没有输出呢？难道还需要其它设置吗？希望得到ti工程师们的关注，先谢为敬！ 0 本主题由 Harmony技术专家于 2024-11-5 11:28 审核通过
2024-11-5 08:29:58　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 普罗旺斯的薰衣草该类别下有 48 个回答。邀请回答新星之火12138 该类别下有 48 个回答。邀请回答 heks 该类别下有 46 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 lksas 该类别下有 37 个回答。邀请回答 fdhsfagd 该类别下有 36 个回答。邀请回答霍威电源该类别下有 36 个回答。邀请回答 wanglinhua2627 该类别下有 35 个回答。邀请回答 ggfx 该类别下有 35 个回答。邀请回答站着幻想该类别下有 35 个回答。邀请回答 chm5 该类别下有 35 个回答。邀请回答 kingnet6688 该类别下有 35 个回答。邀请回答 hgimtk 该类别下有 35 个回答。邀请回答 HengDu 该类别下有 34 个回答。邀请回答 wang21cj 该类别下有 34 个回答。邀请回答 huzp_bbs 该类别下有 33 个回答。邀请回答 lifei639156 该类别下有 33 个回答，其中被选为最佳答案 1 次。邀请回答 kghfh 该类别下有 33 个回答。邀请回答深海零下一度1 该类别下有 32 个回答。邀请回答 wuli北该类别下有 32 个回答。邀请回答举报张玉兰相关推荐 • 请问TLV320AIC3263EVM-U怎么输入输出音讯? 51 • 关于AIC3204的BCLK和WCLK输出疑问求解 48 • TLV320AIC3256EVM-U 评估板没有固件 763 • TLV320AIC3256EVM-U 评估板没有固件 461 • TLV320AIC3104板卡进行信号测试时，发现DOUT线上有异常电平怎么解决？ 89 • 如何判断TLV320AIC3204是否正常工作？ 101 • TLV320AIC3204具有什么特点？怎么配置？ 1659 • TLV320AIC3100音频编解码器启动问题求解 355 • TLV320AIC31无法正常工作是什么原因导致的？ 135 • 请问DSK6713的AIC23能否在lineout和headphone两个输出通道实现不同信号的输出？ 146 4个回答

答案对人有帮助，有参考价值 0 sorry for my late. 如果按照你这个思路设置，BCLK选用ADC_MOD_CLK,还需要设置AOSR，使ADC_FS=44.1K。然后注意选择WCLK的来源为ADC_FS。即page0 0x21寄存器为0x10。这样设置了，就可以得到MCLK得到的BCLK和WCLK。

2024-11-5 10:57:11 评论举报袁钧质

答案对人有帮助，有参考价值 0 可否把你的设置写出来，我是通过你的描述初步给了一个设定，但是我觉得不是完全设置的和你的一样。这样更方便找原因。如果你用ADC的时钟那应该是采集吧，我门通常理解回放是指DAC工作。设置时钟的时候需要先初步计算一下，对于格式是16bit的I2S，如果ADC_FS或者DAC_FS=44.1Khz,或者48K等常用的采样频率,那么WCLK就等于采样率，BCLK最小需要设置为21644.1k=1.4112Mhz，所以如果选择ADC_MOD_CLK，需要根据ADC_MOD_CLK的值来选择分频系数N。或者前级的分频配合，保证BCLK>=2fs*16bit。这样BCLK和MCLK就不会错。

2024-11-5 10:57:28 评论举报冯媛媛

您好：

PLL部分您如何设置的？如果WCLK设为output，谁做为PLL的分频源？或者BCLK的时钟是从哪里来的？

可以将WCLK设为input，再将WCLK作为PLL的分频源，再向下分频给BCLK。

与CLK相关的寄存器如下，供参考：

Register 4	0x04	Clock Setting Register 1, Multiplexers	0x00	0x00
Register
5	0x05	Clock
Setting Register 2, PLL P&R Values	0x11	0x91
Register
6	0x06	Clock
Setting Register 3, PLL J Values	0x04	0x04
Register
7	0x07	Clock
Setting Register 4, PLL D Values (MSB)	0x00	0x00
Register
8	0x08	Clock
Setting Register 5, PLL D Values (LSB)	0x00	0x00
Register
9	0x09	Reserved	0x00	0x00
Register
10	0x0A	Reserved	0x00	0x00
Register
11	0x0B	Clock
Setting Register 6, NDAC Values	0x01	0x81
Register
12	0x0C	Clock
Setting Register 7, MDAC Values	0x01	0x82

Register 25	0x19	Clock Setting Register 9, Multiplexers
Register
26	0x1A	Clock
Setting Register 10, CLKOUT M divider value	0x01	0x81
Register
27	0x1B	Audio
Interface Setting Register 1	0x00	0x00
Register
28	0x1C	Audio
Interface Setting Register 2, Data offset setting	0x00	0x00
Register
29	0x1D	Audio
Interface Setting Register 3	0x00	0x00
Register
30	0x1E	Clock
Setting Register 11, BCLK N Divider	0x01	0x81

2024-11-5 10:58:35 评论

夏日余晖

答案对人有帮助，有参考价值 0 根据您的描述，您已经尝试通过I2C接口对AIC3256的寄存器进行配置，以期望WCLK能够输出时钟信号。但是，WCLK仍然没有输出且保持低电平。以下是一些建议和可能的原因： 1. 检查硬件连接：确保AIC3256的WCLK引脚与示波器之间的连接正确且无短路或断路现象。 2. 检查I2C通信：确保I2C通信正常，没有错误或干扰。您可以尝试使用I2C扫描工具检查AIC3256的I2C地址是否正确识别。 3. 检查寄存器配置：重新检查您配置的寄存器值是否正确。您提到的寄存器值如下： - 26号寄存器：0x80 - 27号寄存器：0x0d - 29号寄存器：0x33 - 30号寄存器：0x80 请确保这些寄存器值与AIC3256的数据手册中推荐的配置一致。 4. 检查其他寄存器配置：您提到其他寄存器按照常规配置，但请确保没有遗漏或错误的配置，这可能影响到WCLK的输出。 5. 检查电源和地线：确保AIC3256的电源和地线连接正确且稳定。 6. 检查AIC3256的版本和数据手册：请确保您使用的AIC3256版本与数据手册一致，因为不同版本的芯片可能有不同的配置要求。 7. 联系TI技术支持：如果以上建议都无法解决问题，您可以联系TI的技术支持团队，他们可能会提供更具体的解决方案。希望这些建议能帮助您解决问题。如果问题仍然存在，请随时提供更多详细信息，以便我们为您提供更具体的帮助。

2024-11-6 18:11:22 评论举报王娟