完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
您好，请教一些问题。
1、在TAS5630B的PBTL模式中，给引脚OC_ADJ接阻值为47K的电阻时，上电未输入信号：/SD低电平，/OTW高电平，READY低电平，VDD与GVDD_X的电压正常。不知是何原因，导致/SD位低电平。 2、在上面的情况下，将引脚OC_ADJ接的电阻换为24K，上电未输入信号，芯片TAS5630B直接烧毁。资料显示引脚OC_ADJ可接阻值为24K或者47K，为什么接24K时会烧毁芯片，连续试接两次都是直接烧毁芯片。 
0
|
|
相关推荐
3个回答
|
|
|
输入对地是否有电阻？多大？
|
|
|
|
|
|
是一上电SD拉低，还是说VDD和GVDD_x 从上电老电压起来，SD一直拉低的？
上电的正常时序是，TAS5630B内部集成Power on reset 电路，VDD或GVDD_X 在达到UVP电压之前，SD是拉低的，等电压起来稳定之后，SD 变高，也就是说上电过程，SD是一个由低到高的变化过程。 所以断开前置放大之后，上电时，用示波器监测VDD 和SD的时序，看是否正常 |
|
|
|
|
|
在TAS5630B的PBTL模式中，/SD位低电平可能是由以下原因导致的：
1. OC_ADJ引脚接地电阻值不合适：在PBTL模式下，OC_ADJ引脚需要接一个适当的电阻值以确保/SD位的电平。根据您提供的信息，当OC_ADJ引脚接47K电阻时，/SD位为低电平。这可能是因为47K电阻值过大，导致/SD位无法正常工作。 2. OC_ADJ引脚接地电阻值过小：当您将OC_ADJ引脚接24K电阻时，芯片直接烧毁。这可能是因为24K电阻值过小，导致/SD位的电平过高，从而损坏了芯片。 针对这两个问题，您可以尝试以下解决方案： 1. 检查OC_ADJ引脚接地电阻值：确保OC_ADJ引脚接的电阻值在合适的范围内。根据TAS5630B的数据手册，OC_ADJ引脚可以接24K或47K电阻。您可以尝试使用其他阻值的电阻，如33K或51K，以找到合适的电阻值。 2. 检查电源和地线连接：确保VDD和GVDD_X的电压正常，且电源和地线连接正确。如果电源或地线连接有问题，可能导致/SD位的电平异常。 3. 检查输入信号：确保输入信号在合适的范围内，以避免损坏芯片。如果输入信号过大，可能导致/SD位的电平过高，从而损坏芯片。 4. 检查其他外围电路：检查其他外围电路，如输入信号源、输出负载等，确保它们在合适的范围内工作。如果外围电路有问题，可能导致/SD位的电平异常。 通过以上步骤，您应该能够找到导致/SD位低电平的原因，并采取相应的措施解决问题。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
651 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
587 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1040 浏览 1 评论
716 浏览 0 评论
普中科技F28335开发板每次上电复位后数码管都会显示，如何熄灭它？
514 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
149浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
115浏览 14评论
在使用3254进行录音的时候出现一个奇怪的现象，右声道有吱吱声，请教一下，是否是什么寄存器设置存在问题？
119浏览 13评论
TLV320芯片内部自带数字滤波功能，请问linein进来的模拟信号是否是先经过ADC的超采样？
117浏览 12评论
TPA6304-Q1: TPA6304 两片公用一组I2C的话，其中一片配置不成功怎么办
158浏览 10评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
130
评论
淘帖
27
