[问答]

请问TLV320ADC3101 MCLK时钟精度有什么要求？

问答对人有帮助，内容完整，我也想知道答案 0 TLV320ADC3101 MCLK时钟精度有啥要求？目前使用STM8L内部参考源 16M提供给TLV320ADC3101的MCLK作为时钟，因STM8L内部为RC时钟，稳定度会比较差，是否会导致TLV320ADC3101输出I2S数据时产生噪声？TLV320ADC3101输入端未选通任何输入通道（PAGE0/REG52=0xFF，PAGE0/REG55=0xFF），输出I2S的左右通道ADC值是否都应该在0附近？我这里发现噪声很大，幅度有多少还没测试，不过从喇叭里听到的就像收音机里的那噪声类似。 PGA和ADC volume都设置为最大增益。 Page 1 / 59 Left analog PGA setting / 60 Right analog PGA setting Page 0 / 83 Left ADC volume control / 84 Right ADC volume control 0 本主题由 Harmony技术专家于 2024-10-12 16:25 审核通过
2024-10-12 08:16:31　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 55 个回答。邀请回答普罗旺斯的薰衣草该类别下有 54 个回答。邀请回答 heks 该类别下有 52 个回答。邀请回答 wang21cj 该类别下有 45 个回答。邀请回答 lksas 该类别下有 44 个回答。邀请回答 hgimtk 该类别下有 41 个回答。邀请回答 fdhsfagd 该类别下有 40 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 huzp_bbs 该类别下有 39 个回答。邀请回答 chm5 该类别下有 38 个回答。邀请回答 ggfx 该类别下有 38 个回答。邀请回答 K_Ming 该类别下有 37 个回答。邀请回答 lifei639156 该类别下有 37 个回答，其中被选为最佳答案 1 次。邀请回答 HengDu 该类别下有 37 个回答。邀请回答站着幻想该类别下有 37 个回答。邀请回答 kingnet6688 该类别下有 36 个回答。邀请回答霍威电源该类别下有 36 个回答。邀请回答 ufydsyfsf 该类别下有 36 个回答。邀请回答 msvdsufsdf 该类别下有 36 个回答。邀请回答 kghfh 该类别下有 36 个回答。邀请回答举报李进锋相关推荐 • 音频解码TLV320ADC3101的功率是多少啊？电流时多大啊？ 77 • 麻烦帮忙看看 TLV320ADC3101 Fs跟mclk的频率关系 120 • 请问TLV320ADC3101是哪一类功放？A类还是D类？ 63 • TLV320ADC3101 pll_clk 输出问题，大佬帮忙看看是为什么？ 267 • 在安霸平台上的TLV320AIC3101驱动，在机器上声音偏小是怎么回事？如何解决？ 118 • ADC3101寄存器配置DOUT无输出是怎么回事？ 167 • 请问TLV320AIC3101输入动态范围为什么达不到最大值0.707v? 138 • TLV320AIC3101音频调试无声音输出是怎么回事？ 145 • 请问LV320AIC3101输出扫频信号随频率衰减怎么解决？ 354 • TLV320AIC3101EVM-PDK在IN1L和IN1R处输入信号，在LINEOUT处没有信号输出 6203 2个回答

答案对人有帮助，有参考价值 0 16MHz的clock波形可以看下吗?通常来说,MCLK的要求一般duty cycle为50%,jitter尽量小于1ns, 逻辑电平上尽量不要有glitch . 按照您的描述,可以排除下,是否是电源引入的噪声,其次就是MCLK,如果glitch很大的话,会导致相邻的信号耦合进噪声.

2024-10-12 16:09:59 评论举报殷夏

答案对人有帮助，有参考价值 0 TLV320ADC3101是一款高性能、低功耗的立体声音频ADC，其MCLK时钟精度要求较高。MCLK时钟精度对于音频ADC的性能至关重要，因为它直接影响到音频信号的采样质量和信噪比。以下是关于TLV320ADC3101 MCLK时钟精度的一些要求和建议： 1. MCLK时钟精度要求：TLV320ADC3101的MCLK时钟精度要求通常在±0.1%以内。这意味着时钟频率的误差应该在±0.1%的范围内。如果时钟精度不满足要求，可能会导致音频信号的采样质量下降，从而产生噪声。 2. STM8L内部参考源16M作为MCLK时钟源：由于STM8L内部为RC时钟，其稳定度相对较差。这可能会导致TLV320ADC3101输出I2S数据时产生噪声。为了提高时钟精度，建议使用外部高精度时钟源，如晶振或温度补偿晶振（TCXO）。 3. TLV320ADC3101输入端未选通任何输入通道：在这种情况下，输出I2S的左右通道ADC值应该在0附近。如果发现噪声很大，可能是由于时钟精度不足、PGA和ADC增益设置不当或者电路设计问题导致的。针对您的问题，以下是一些建议： 1. 检查时钟源：首先检查STM8L内部参考源16M的时钟精度是否满足TLV320ADC3101的要求。如果时钟精度不足，建议更换为外部高精度时钟源，如晶振或TCXO。 2. 检查PGA和ADC增益设置：您提到PGA和ADC volume都设置为最大增益。请检查这些设置是否合适，因为过高的增益可能会导致噪声放大。如果可能，请尝试降低增益设置，观察噪声是否减小。 3. 检查电路设计：请检查您的电路设计，确保电源、地线和信号线的布局合理，以减少噪声干扰。此外，检查TLV320ADC3101的电源和地线连接是否正确，以确保稳定的电源供应。 4. 测试噪声幅度：为了更准确地了解噪声问题，建议测试噪声幅度。可以使用示波器或音频分析仪测量噪声幅度，以便进一步分析问题。总之，TLV320ADC3101的MCLK时钟精度对于音频信号的质量至关重要。为了获得最佳性能，建议使用外部高精度时钟源，并检查PGA、ADC增益设置和电路设计。希望这些建议对您有所帮助。

2024-10-12 18:14:54 评论举报陈秀英