完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
请问,AD9653(4通道,16位串行LVDS 1.8v模数转换器)连接FPGA,数字输出(D0±x、D1±x)根据ANSI-644标准连接到2.5v的bank,时钟输入(CLK+、CLK-)以及数字输出(DCO+DCO-FCO+FCO-)应该连接到多少v的bank?
|
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
为什么在不是50%占空比的方波经过AD9230转换后存在直流偏置?
535 浏览 1 评论
371 浏览 0 评论
525 浏览 0 评论
456 浏览 0 评论
707 浏览 1 评论
14055 浏览 145 评论
【小车设计挑战赛系列】各类智能小车开源设计资料,原理图、代码齐全
210221 浏览 135 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-1 02:33 , Processed in 0.553809 second(s), Total 62, Slave 49 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号