扫一扫,分享给好友
AMD ZYNQ™ 7000 的 S_AXI 端口提供了外设访问 PS 内部外设控制器的接口,这其中包括 4 个 S_AXI_HP 端口以及两个 S_AXI_GP 端口。一般来说,可以访问的内部资源包括 DDR 控制器,QSPI 控制器,OCM,IIC,SPI 等。
本教程提供一个最小的参考设计,使上位机可以通过 PCIE 端口,通过 S_AXI_GP0 端口访问 ZYNQ 内部的 QSPI 控制器,用来更新 Flash 的启动分区。
软件方面,移植了 Embedded SW 的相关驱动代码至 xdma 平台,并提供了一个简单的上位机测试程序,用来烧写启动镜像至 Flash 分区。
教程中所有涉及的设计及代码均在 Windows 和 Linux(Ubuntu20.04)平台下作了验证。
UG585: https://docs.xilinx.com/r/en-US/ug585-zynq-7000-SoC-TRM
硬件环境:
软件环境:
硬件:
固件:
软件:
来源:OpenFPGA
发布
amdFlaShfpga
【开源FPGA硬件】硬件黑客集结:开源FPGA开发板测评活动全网火热招募中......
JEDSD204B标准verilog实现-协议演进
NVMe高速传输之摆脱XDMA设计16:TLP优化
RDMA over RoCE V2设计1:通用,稳定及高性能!
【高云GW5AT-LV60 开发套件试用体验】三、LED灯控制实验
【高云GW5AT-LV60 开发套件试用体验】基于开发板进行深度学习实践,并尽量实现皮肤病理图片的识别,第四阶段
【RK3568+PG2L50H开发板实验例程】FPGA部分 | 光纤通信测试实验例程
【RK3568+PG2L50H开发板实验例程】FPGA部分 | DDR3 读写实验例程
【RK3568+PG2L50H开发板实验例程】FPGA部分 | ROM、RAM、FIFO 的使用
【RK3568+PG2L50H开发板实验例程】FPGA部分 | Pango 的时钟资源——锁相环
电子发烧友网
电子发烧友论坛