完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
module fenpin(clk,rst,s); |
|
相关推荐
3个回答
|
|
|
|
|
|
没有错误信息,只是无法仿真,modelsim仿真停在fenpin模块中的always语句无法继续执行
|
|
|
|
不知modelsim仿真时间怎么确定的,没怎么用过。你在testbench的initial最后加上#1000;$finish;
或者在modlesim命令行敲run 1ms试试。(时间自己确定) 还有,quartus的warning没关系,是因为没有分配管脚,做fpga时弄上就好了。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
229 浏览 0 评论
工业现场经常用到的 RS485 通信,原来它的收发机制是这样的
974 浏览 0 评论
电路小知识 | 电源选型要点、电路图的解读方法、LED及其应用示例
851 浏览 0 评论
1278 浏览 0 评论
1186 浏览 1 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-29 00:15 , Processed in 0.680666 second(s), Total 80, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号