完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
module fenpin(clk,rst,s); |
|
相关推荐
3个回答
|
|
|
|
|
|
|
|
|
没有错误信息,只是无法仿真,modelsim仿真停在fenpin模块中的always语句无法继续执行
|
|
|
|
|
|
不知modelsim仿真时间怎么确定的,没怎么用过。你在testbench的initial最后加上#1000;$finish;
或者在modlesim命令行敲run 1ms试试。(时间自己确定) 还有,quartus的warning没关系,是因为没有分配管脚,做fpga时弄上就好了。 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
5V供电情况下JFET前级放大电路怎么实现,JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大?
1986 浏览 0 评论
1194 浏览 0 评论
USB Type-C的双角色端口(DRP)我这样设计可以吗?
746 浏览 0 评论
1894 浏览 0 评论
1826 浏览 0 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-1 18:46 , Processed in 0.842102 second(s), Total 78, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
2240