完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
本人最近用verilog代码写了一个DDS正弦波发生器,RTL仿真波形正确,但门级仿真出现毛刺,不知道该如何去掉这些毛刺?我用的是quartus ii 15.0,一开始没分清各种仿真,编译完后就直接调用了modelsim进行门级仿真,发现有毛刺,后来才知道有RTL仿真,运行后波形很好。想问下如何消除门级仿真中出现的毛刺?通过时序约束可以吗? |
|
相关推荐
1个回答
|
|
你好,你的问题解决了吗?
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1421 浏览 1 评论
1215 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1426 浏览 0 评论
913 浏览 0 评论
2229 浏览 0 评论
1426 浏览 34 评论
5612 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 05:51 , Processed in 0.579300 second(s), Total 73, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号