[问答]

如何测试写过的verilog功能？

3357

问答对人有帮助，内容完整，我也想知道答案 0 最近接触到Verilog，了解到用Verilog能写一些电路，但是不太清楚的是写出来的电路如何测试？我想知道我的电路功能是否正确，应该用什么软件？网上有人说用modelsim可以，于是下载了modelsim 10.1a，仿真真心不会，弄了好半天。这里为了简单描述我的问题，抄下从网上下载的分频代码！分频module half_clk_dai.v module half_clk_dai( clk_in, rst, clk_out ); input clk_in; input rst; output clk_out; reg clk_out; always @(posedge clk_in or negedge rst) begin if(!rst) clk_out<=0; else clk_out<=~clk_out; end endmodule 复制代码 testbench `timescale 1ns/1ns module half_clk_top; reg clk_in; reg rst; initial begin clk_in=1; rst=1; #1000 rst=1; end always #200 clk_in=~clk_in; half_clk_dai dai1( .clk_in(clk_in), .rst(rst), .clk_out(clk_out) ); endmodule 复制代码两个代码都能编译通过，如下启动仿真入附件：根本得不到任何图像？是哪里弄错了？请知道的人能指点一下！谢谢了！ 0 1.png (62.44 KB, 下载次数: 5) 2.png (80.01 KB, 下载次数: 5) 3.png (113.95 KB, 下载次数: 7) 已退回5积分
2016-2-24 16:02:36　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 bleedingfight 相关推荐 • DPWM的Verilog代码 2507 • Verilog语言编写的AD1672采样程序 4816 • 急求助！！！用verilog编写一个浮点矩阵乘法器 6992 • verilog语言测试文件怎么写 3721 • 怎样在Verilog写的testbench测试VHDL模块?? 7346 • stm32的8种GPIO模式中手册上只写过有复用推挽功能输出,怎么看书上有个复用推挽功能输入,存在吗 3498 • 请问是否有人在Spartan 3a开发板上看到或写过任何verilog写入16x2 LCD？ 972 • 关于编写AD/DA的verilog程序 4626 • 用VHDL调用verilog时遇到一个神奇的问题 4088 • 基于verilog的电子琴设计，记忆功能，能否实现 3514 1个回答

答案对人有帮助，有参考价值 0 将中间蓝色部分的几个时钟全部选中，按control +w ，点100ns右边的就能开始了

2016-2-25 01:01:33 评论举报可以