完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
|
2020-8-27 07:54:54
评论
|
|
|
|
|
|
|
|
|
|
|
|
2020-8-27 08:14:29
评论
|
|
|
喜@ kumarmurugan
HI Kumar，您能否在抽象层面告诉我如何在FPGA和两个sram模块之间实现同步。 重新设计PCB布线，这完全取决于您如何设计PCB堆栈和重新分级PCB指南线，请参阅https://www.xilinx.com/support/documentation/user_guides/ug483_7Series_PCB.pdf。 谢谢＆amp; Regrads s.chandra sekhar |
|
|
|
|
|
@csattarHi
基本上FPGA和所有外设决定以200MHz运行。 SRAM读/写将发生在管道激情中。 SRAM之间的读/写地址都不匹配。 但它将是一个顺序读/写操作。 并且在一个周期内没有在同一SRAM中读/写（周期意味着说N个时钟周期）。 就像SRAM 1用于读取时那样，SRAM 2用于在下一个周期中写入数据，反之亦然。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2187 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1297
淘帖
1497
