完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我目前正在研究一个项目,我需要在两个替代设计选项之间做出决定,我必须考虑可靠性分析。(我不需要担心我的设计中的软错误效应) 根据我的研究,我发现FIT值是FPGA可靠性的基本标准。 在第一个设计中,我计划使用XC6SLX25T(Spartan6-0.045um-FIT:11)FPGA,另一个使用XC6VLX550T(Virtex6-0.040um-FIT:8)。 当我看到“UG116 Xilinx器件可靠性报告”时,我看到所有FPGA的FIT值都归类于工艺技术中,而Virtex6的FIT值明显低于Spartan6(约为34%)。 我好几天都在搜索这个话题,但我找不到确切的答案。 为什么FIT率被归类为工艺技术?我观察到工艺技术和FIT值之间没有直接的相关性。 为什么Virtex6与Spartan6相比具有更小的FIT值? 为什么在相同的工艺技术FPGA之间的芯片尺寸或栅极数量没有区别? 在同一FPGA上运行的两个不同系统是否具有相同的FIT值? 亲切的问候 亚辛 |
|
相关推荐
1个回答
|
|
亚辛,
由于已发布的硬故障率基于实际数据(故障),因此它就是这样。 在特定技术节点上创建设备所需的一切复杂性几乎是无穷无尽的。 因此,一个部件的一个故障容易改变数量。 此外,此数据的置信区间为60%,这意味着真实或实际的故障率很容易变为表中的一半或两倍。 这不应该是选择哪个家庭的考虑因素(它们都是如此之低以至于完全等同)。 即使您正在构建数百万个单元,也几乎不可能看到您选择的硬故障率有任何差异。 当然,你如何使用该部件将完全控制你的现场失败率(例如,炎热的环境总是导致比温带环境更多的失败)。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
757浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-25 09:22 , Processed in 1.242696 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号