完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
有哪些资源可用于在引脚上创建可调输出延迟？
我正在尝试创建一个编码器和解码器，在哪里正确解码接收到的信号，我将不得不延迟解码序列。 谢谢， 加布里埃尔 
0
|
|
相关推荐
3个回答
|
|
|
|
|
|
2020-8-26 09:02:26
评论
|
|
|
因此我的码片速率约为25.4 MHz，相当于大约40 ns的周期。
我仍然需要获得所需的最大延迟的规格。 包括OSERDESE2和ODELAYE2，我是否能够在40 ns的时间内完成课程和精细的分辨率延迟？ 我可以将延迟输出发送到HP银行以外的哪些引脚有限制吗？ 有没有可用的资源来了解如何实现这一目标？ 我已经阅读了SelectIO pdf。 谢谢， 加布里埃尔 |
|
|
|
|
|
|
|
|
2020-8-26 09:24:16
评论
|
|
只有小组成员才能发言，加入小组>>
2415 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1079浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
579浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
438浏览 1评论
2000浏览 0评论
723浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2028
淘帖
247
