完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
...是的，你可以将DDR输出放在N引脚上。
找似找件找找on似on找on似onon似似找似on似似似找似onon似似找似on似找onon找件似找件似似onon似似似找似找件找似找onon似似找件件似找件件件似找找件找件似找件件件件找件似找件找件似似onon似似件 找on似on似on似似找似似找似找件找似找on找似找on件件找件似似件似件件件件件似件似件件件似on似on找on似似找件件似找件似似件找件件件似找件似似找件似找件找件似on似找on件似找找件似似找件似找件 在原帖中查看解决方案 |
|
|
|
|
|
H，
是。 使用通用互连时，将时钟路由到引脚可能会导致失真（占空比，抖动等）。 建议使用IOB中的DDR DFF来使用BUFG的时钟驱动DDR DFF，以便它复制你想要的引脚上的时钟输出。 顶部DDR DFF的D连接到'1'，底部DDR DFF的D输入连接到'0'（例如），因此IO引脚在上升沿变为高电平，在下降沿变为低电平，忠实地复制 时钟在所需的引脚上。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2433 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
759浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2405
评论
淘帖
6018
