完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
请教一下，FPGA由晶振输入的时钟，只是作为DCM输入，在其他各模块中没有用到，
自己最简单的程序，时序约束报最高工作时钟也是100MHz，查资料这款FPGA最快可跑四五百M，请教一下，为什么我最简单的一个程序只能跑100MHz，是否是晶振输入时钟的延时所限制了？ 十分感谢 
0
|
|
相关推荐
5个回答
|
|
|
软件怎么会知道你的晶振有问题呢，所以软件报出来的是和你硬件无关的，你这个只能跑100M我猜是你的代码中逻辑电路路径太长了导致的！
|
|
|
|
|
|
最好贴上代码来看看
|
|
|
|
|
|
|
|
|
2017-8-14 15:08:58
评论
|
|
|
|
|
|
2017-8-14 15:09:07
评论
|
|
|
不错，很好的经验分享，感谢
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1280 浏览 0 评论
888 浏览 0 评论
842 浏览 0 评论
619 浏览 0 评论
977 浏览 0 评论
4424 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4690
淘帖
5283
