完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在使用Planahead 14.6 - 来自Xilinx的人可以在OVERSAMPLE模式下确认Kintex-7中ISERDES原语的实际位顺序输出是什么吗？ 我问的原因是，由于大多数这种性质的主题在线确认，文档是矛盾和错误的，我使用过采样偏移校正算法得到奇怪的模式，并且没有足够快的范围可以自己查看。 我正在运行chipcope但是如果我不能确定数据出现的顺序那就没用了。 相关的输出是Q1到Q4，Q1是第一个样本吗？ 
0
|
|
相关推荐
10个回答
|
|
|
好的人，事实证明手册中的图表是正确的：
CLK = CLK0 CLKB = CLK180（或CLK0n） OCLK = CLK90 OCLKB = CLK270（或CLK90n） 然后： Q1 =样本1 Q2 =样品3 Q3 =样本2 Q4 =样本4 这就是测试平台的行为方式，以及如何在白皮书Xapp523中实现它。 以下是SelectIO数据表中的图表： 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
我确实有一个可行的模拟，但我发现在使用网络模式时，根据数据表，Q8应该是l***（或第一个样本），但是当我在芯片模拟中看起来有效时，我得到相反的结果
现实。 这让我对模拟模型产生了怀疑。 切换到OVERSAMPLE模式，主要问题是我在Xilinx白皮书和数据表中发现矛盾，因为90度偏移时钟应该连接到CLKB或OCLK。 事实上，在Xilinx开发板上，FMC连接器将我的ADC 1.8 LVDS线连接到HR 2.5 LVDS引脚这一事实并没有帮助，因此，检测到的逻辑高电平和其他电气特性远低于预期！ 我使用偏移了45度的第二个数据路径将我的过采样加倍，并在chipcope中观察到并且可以确认对于ISERDES： CLK和CLKB是clk1和反向clk1（或clk1 + 180度相），OCLK和OCLKB是clk1 + 90度相，clk1 + 180度相。 或换一种说法： Q1由CLK输入 Q2由OCLK提供 Q3由CLKB提供 Q4由OCLKB提供 |
|
|
|
|
|
我确定sim模型是正确的。
OSERDES和ISERDES之间的翻转有点令人困惑。 你不确定自己的速度有多快，但实际上这只是一个移位寄存器。 我使用600 MHz作为GCLK并使用参考75 MHz进入部分单端数据。 不需要做一点一点的校准。 bitlip的东西也很棒。 白皮书代码使它看起来比它需要的复杂得多！ 听起来如果你需要clk90，你一定要快速前进！ |
|
|
|
|
|
没有什么太快，但我正在对以250MHz DDR运行的8位并行数据进行采样，因此我需要对线路进行校正，因为时序分析显示我的数据眼图尺寸（考虑到抖动和偏斜）我无法保证采样
各个角落的正确数据。 由于数据信号的电平或电气特性，我的已知测试模式仅显示高1的大约3ns而不是4，这使得4x过采样无用。 这就是为什么我需要8倍过采样才能获得更好（或更高分辨率）的数据边缘视图！ 从我读过的内容来看，SERDES的bitlip功能使得SERDES在使用时充当移位寄存器，但是从SelectIO数据手册中的触发器图中，输出就像相位偏移流水线寄存器链一样，每个输出都是 自己的链（无论如何都是过采样模式！）。 |
|
|
|
|
|
|
|
|
|
|
|
这就是我正在做的事情 - 从pad> IDELAY> ISERDES路由数据位。
由于我的数据是250MHz DDR，因此理论数据周期为2ns，因此需要进行过采样以查看边缘的准确度。 实际上，我发现有效数据窗口大约为1 ns，这就是为什么我过采样8。 运行250 MHz时钟我不想尝试运行1GHz +采样时钟，因此使用ISERDES的OVERSAMPLE功能，2x 250MHz时钟偏移90度，相同数据的2条路径偏移45度！ 这给了我8个样本，相隔约500ps。 |
|
|
|
|
|
|
|
|
2020-8-14 09:40:28
评论
|
|
|
好的人，事实证明手册中的图表是正确的：
CLK = CLK0 CLKB = CLK180（或CLK0n） OCLK = CLK90 OCLKB = CLK270（或CLK90n） 然后： Q1 =样本1 Q2 =样品3 Q3 =样本2 Q4 =样本4 这就是测试平台的行为方式，以及如何在白皮书Xapp523中实现它。 以下是SelectIO数据表中的图表： |
|
|
|
|
|
我在ISERDES2'Oversample'模式下遇到了另一个问题，请参见此处的主题：https：//forums.xilinx.com/t5/7-Series-FPGAs/Understanding-ISERDES-Oversample-mode/mp/751610/highlight/false
＃M20876 我在这个帖子中发帖回复，因为我想说接受的答案的一部分似乎是不正确的： CLK = CLK0 CLKB = CLK180（或CLK0n） OCLK = CLK90 OCLKB = CLK270（或CLK90n） 我发现你必须使用CLK0n和CLK90n选项。 如果使用MMCM生成的CLK180和CLK270，过采样似乎在真实硬件中无法正常工作（行为或时序仿真没有问题）。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2430 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
366浏览 1评论
1964浏览 0评论
683浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
943
淘帖
803
