完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，首先MRCC / SRCC引脚是输入引脚，用于输入时钟。
如果IO不是多用途的，那么理想情况下它们不是专门用于输出时钟。 这是否意味着无论vcco是什么，mrcc引脚都可以用于任何I / O标准？[A]不，你错了。 VCCO最终驱动所有引脚IO标准。 任何银行的VCCO都应符合VCCO要求的输出IO标准。 您可以查看selectIO用户指南以获取更多信息 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
另一个问题是xc7a100t没有惠普银行，数据表说lvds只能用于惠普银行。
如何使用xc7a100t生成lvds时钟？ [A]人力资源银行应该支持LVDS_25但不支持LVDS_18。 因此，您可以使用LVDS_25并将其连接到任何外部LVDS输入/输出。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
在我的设计中，除了时钟信号外，连接到另一个器件的fpga的所有io都是3.3V。
在我的系统中，功率为1V，1.8V和3.3V。 我的fpga外面有一个lvds时钟，有系统时钟，需要输出一个lvds时钟来驱动另一个设备。 在这种情况下，我的大部分vcco都是3.3v，我必须使用一组vcco 1.8v来放置两个信号引脚吗？ 在这个vcc 1.8v库中，所有其他引脚都不能使用，因为它们不是3.3v标准。 这真的是一种浪费，很难铺设pcb。 不能将vcc0 3.3v的银行放入lvds时钟？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2574
评论
淘帖
2358
