发 帖  
原厂入驻New
[问答] fpga生成lvds iostandard来驱动fpga之外的设备怎么实现?
47 xilinx FPGA
分享
我正在使用artix xc7a100t,我需要FPGA生成lvds iostandard来驱动fpga之外的设备。
我把差分时钟放在15的bank的mrcc中,bank15的vcco可以是3.3V吗?
我从xilinx的数据表中读到,它说,'每个具有时钟功能的输入都可以配置为任何I / O标准,包括差分I / O标准'。
这是否意味着无论vcco是什么,mrcc引脚都可以用于任何I / O标准?
另一个问题是xc7a100t没有惠普银行,数据表说lvds只能用于惠普银行。
如何使用xc7a100t生成lvds时钟?
期待任何帮助。
谢谢。
0
2020-8-14 09:22:43   评论 分享淘帖 邀请回答

相关问题

3个回答
嗨,首先MRCC / SRCC引脚是输入引脚,用于输入时钟。
如果IO不是多用途的,那么理想情况下它们不是专门用于输出时钟。
这是否意味着无论vcco是什么,mrcc引脚都可以用于任何I / O标准?[A]不,你错了。
VCCO最终驱动所有引脚IO标准。
任何银行的VCCO都应符合VCCO要求的输出IO标准。
您可以查看selectIO用户指南以获取更多信息
谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。
2020-8-14 09:50:52 评论

举报

另一个问题是xc7a100t没有惠普银行,数据表说lvds只能用于惠普银行。
如何使用xc7a100t生成lvds时钟?
[A]人力资源银行应该支持LVDS_25但不支持LVDS_18。
因此,您可以使用LVDS_25并将其连接到任何外部LVDS输入/输出。
谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。
2020-8-14 10:00:20 评论

举报

在我的设计中,除了时钟信号外,连接到另一个器件的fpga的所有io都是3.3V。
在我的系统中,功率为1V,1.8V和3.3V。
我的fpga外面有一个lvds时钟,有系统时钟,需要输出一个lvds时钟来驱动另一个设备。
在这种情况下,我的大部分vcco都是3.3v,我必须使用一组vcco 1.8v来放置两个信号引脚吗?
在这个vcc 1.8v库中,所有其他引脚都不能使用,因为它们不是3.3v标准。
这真的是一种浪费,很难铺设pcb。
不能将vcc0 3.3v的银行放入lvds时钟?
2020-8-14 10:17:15 评论

举报

只有小组成员才能发言,加入小组>>

105个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /8 下一条

快速回复 返回顶部 返回列表