完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
您可能需要在此错误消息的行之间进行读取，如图所示
与翻译后的设计有关。 似乎是说时钟未连接或连接不正确。 什么信号 驱动IDDR的时钟输入？ 它是全局缓冲时钟（BUFG或BUFGMUX）， 或者可能是I / O时钟（BUFIO）？ 使用BUFR的区域时钟无法驱动I / O. 组件。 - Gabor - Gabor 在原帖中查看解决方案 |
|
|
|
|
|
您可能需要在此错误消息的行之间进行读取，如图所示
与翻译后的设计有关。 似乎是说时钟未连接或连接不正确。 什么信号 驱动IDDR的时钟输入？ 它是全局缓冲时钟（BUFG或BUFGMUX）， 或者可能是I / O时钟（BUFIO）？ 使用BUFR的区域时钟无法驱动I / O. 组件。 - Gabor - Gabor |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1193浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
677
评论
淘帖
