完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我想纯粹在PL上使用XADC（convst + data） 我似乎需要使用DRP来获取转换后的值，对吧？ 或者他们能以某种方式接受并行格式？ 如果没有，是否有一些DRP的VHDL示例？ 还有一个问题： 我想为每个设备使用两个XADC（Xynq）和一个ADC通道 我正在使用图表生成器。 虽然我选择通道1到另一个，例如通道8到另一个ADC VP_VN引脚始终以框图显示。 这个可以吗 ？ 问候， 泰罗 
0
|
|
相关推荐
6个回答
|
|
|
我认为这与VP / VN是器件封装上的专用引脚是一致的。
AUX引脚可用于数字和模拟信号，因此它们就是您连接它们的方式。 Ken Chapman英国Xilinx主要工程师 在原帖中查看解决方案 |
|
|
|
|
|
PicoBlaze包中提供了XADC参考设计，可从...下载
http://www.xilinx.com/ipcenter/processor_central/picoblaze/member/ 特别是KCPSM6版本...... http://www.xilinx.com/ipcenter/processor_central/picoblaze/member/KCPSM6_Release9_30Sept14.zip 我希望你可以考虑在你的应用程序中使用PicoBlaze，因为它有多么小（约30个切片），并且它允许你配置操作它所连接的任何逻辑的简单方法。 无论如何，提供的XADCreference设计为您提供了源代码和参考资料，展示了如何在设计中实例化XADC并通过DRP读取各种寄存器。 也许您只是将这个设计作为起点，同时尝试XADC并调整以满足您的要求。 Ken Chapman英国Xilinx主要工程师 |
|
|
|
|
|
谢谢肯，
你能否检查另一个问题： 还有一个问题： 我想为每个设备使用两个XADC（Xynq）和一个ADC通道 我正在使用图表生成器。 虽然我选择，例如，通道1到另一个，例如通道8，到另一个ADC VP_VN引脚始终以框图显示。 这个可以吗 ？ 问候， 泰罗 |
|
|
|
|
|
我不熟悉你所说的所有事情，但我不禁想到你（也许是我）误解了一些基本的东西。
每个7系列器件只有一（1）个XADC模块，但是一个XADC模块包含两（2）个模数转换器（ADC）。 因此，两个ADC的使用取决于您配置一个XADC块的方式。 在同一设计中不能有两个XADC块。 Ken Chapman英国Xilinx主要工程师 |
|
|
|
|
|
嗨肯，
好的tahnsk为此。 让我来说吧。 如果我选择一个区块并想要使用一个频道，请说1 VP / VN在方框图中仍为“黑色”，因此通道1也是如此。 因此，虽然为某些其他通道选择了一个通道操作，但VP / VN通道似乎始终处于活动状态。 这个可以吗 ？ |
|
|
|
|
|
我认为这与VP / VN是器件封装上的专用引脚是一致的。
AUX引脚可用于数字和模拟信号，因此它们就是您连接它们的方式。 Ken Chapman英国Xilinx主要工程师 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2135
评论
淘帖
3530
