完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
以上描述有点不对,以下是对的。
我的约束如下。 pin1作为vauxp0连接到外部电源。 pin7 asvauxn0连接到GND。 pin2 asvpis连接到GND。 pin8 asvn连接到GND。 |
|
|
|
如何在设计的顶层实例化AUX IO?
这是一款Virtex-5 AR,但它仍适用于7系列 https://www.xilinx.com/support/answers/29240.html 必须在设计的顶层调出AUX IO。 如果你正在使用Vivado,你还需要给他们一个LOC和IOSTANDARD。 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 04:50 , Processed in 1.223361 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号