完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我的设计使用50 MHz和100 MHz时钟,需要彼此同步。
具体用例如下所述:http://forums.xilinx.com/t5/7-Series-FPGAs/Double-clocking-with-clock-generator/td-p/424752但它可以概括为双时钟 相对于系统其余部分的块RAM,以绕过一个周期读取延迟问题。 然而,该设计仅在两个时钟的下降沿对齐时才有效,但在自动生成的EDK项目中,来自DS614中描述的clock_generator的时钟信号在上升沿对齐。 我对该文档的阅读表明,我感兴趣的两个参数是C_CLKOUti_PHASE和C_CLKOUTi_GROUP。 文档中描述了C_CLKOUTi_GROUP以确保时钟是相位对齐的,所以我想要50MHz和100MHz时钟信号属于同一组。 但是,如何使用C_CLKOUTi_PHASE? |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2277 浏览 9 评论
3352 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2445 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
775浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
557浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
402浏览 1评论
1984浏览 0评论
701浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-2 19:49 , Processed in 1.161736 second(s), Total 46, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号