完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
过去几天我们遇到过这个问题。
我们试图解释但是我们被锁定了。 该设计使用kintex7(xc7k325t -2 ffg900设备),工具为ISE 14.2。 实例化了两个gtx(x0y08& x0y10) - 使用2个Example Design源代码,我们取出了usrclk源码,mmcm和常用模块并共享qpllclk& qpllrefclk到两个gtx,并分享clk156& dclk到“10g eth pcs pma”ipcores(10GBASE-R)。 设置如下: 对于2个收发器,在复位后,状态机只需通过来自rxd&的任何数据。 rxc到另一个端口的txd& TXC; 反之亦然。 verilog片段(复位后,时钟稳定)为此如下所示: 总是@(posedge clk156)开始if((gt0_reset_ok == 1'b1)&&(gt1_reset_ok == 1'b1))begin xgmii0_txd xgmii0_txc xgmii1_txd xgmii1_txc end else begin xgmii0_txd xgmii0_txc xgmii1_txd xgmii1_txc end end PCA pingPC B.输出如下所示: 间歇性很多。 当Kintex7板“单独”在两个收发器上使用IXIA测试仪(带有以太网数据包但带有随机paylod)进行测试时,一切正常,损失几乎为0.000%。 我们最不希望怀疑的是AutoNegotiation。 但是,通常AN会推迟10G ...... 我们还检查了88520X 10G交换机是否进行了10GBASE-R编码。 谢谢你的帮助.... ZUL |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2357 浏览 7 评论
2777 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2246 浏览 9 评论
3322 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2410 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
723浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
516浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
326浏览 1评论
730浏览 0评论
1929浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-5 05:56 , Processed in 1.255578 second(s), Total 79, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号