完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
对于一个项目,我想测试GTX Core。 我想测试RX margnin分析以在KC705板上绘制眼图。 我已经制作了一个模块来控制GTX模块的DRP接口。 该模块通过UART驱动DRP接口。 它工作正常。 DRP的读写过程正常。 我已经阅读了很多时间的文档(UG476 - GTX收发器)。 在本文档中,有一个使用有限状态机进行此RX边缘分析的过程的示例。 通过我的界面到达所有状态。 我有一些问题需要了解ES-SDATA_MASK,ES_QUALIFIER,ES_QUAL; MASK属性......放置哪个值? 我使用40位内部宽度。 有人可以帮我一个具体的例子吗? 有必要使用“模式”,因为该过程获得2次捕获:一次原始捕获和一次样本捕获(具有horz& vert偏移)并比较两次捕获之间的差异。 我不确定是否了解掩蔽过程的效用。 有关信息,我的系统是内部环回,PRBS7模式生成器(由GTX内核提供)或外部模式生成器(简单计数器)。 我只有一条车道。 我用示波器检查了我的信号,信号很好(串行分析仪发现串行K字符)。 当我查看RDATA时,我总是有10101010个数据,而对于SDATA,0000000或1111111以及SAMPLE_CNT和ERROR_CNT始终为0。 有关此RX magin分析的文档非常清晰。 而这种黑盒装机制的调试非常复杂。 如果您需要有关我的设置的更多信息,请不要犹豫。 谢谢你的帮助,或者你的建议! 此致,泽维尔 |
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
757浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 17:13 , Processed in 1.291100 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号