完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1862
|
你好，
我正在使用以下工具： Vivado 2015.4 questasim64_10.4c 我用这个命令编译了模拟库： compile_simlib -directory C：/Xilinx/Vivado/2015.4/questasim64_10.4c -simulator questa -simulator_exec_path C：/questasim64_10.4c/win64 我为一个Artix7生成了一个TX唯一的Aurora 8b10b内核（GTP），为Virtex7生成了一个仅限RX的Aurora 8b10b内核（GTX）。 我的参考时钟是125MHz，而我的DRP / INIT时钟都是125MHz。 我的两个核心的线路速率都是0.625。 我正在使用Aurora v11.03。 核心都设置为流式传输，后台信道模式是定时器。 共享逻辑包含在核心中。 我正在尝试用QuestaSim模拟这两个单工核心。 我的TX唯一核心工作正常。 但是，我的RX唯一核心永远不会出现（RX_Channel_up和Rx_lane_up从不断言为高）。 我编写了自己的测试平台，然后借用了示例设计测试平台。 此示例设计测试平台使用仅RX的GTX和仅TX的GTX内核。 这个测试平台工作了。 但是，当我用TX GTP替换TX GTX时，RXer永远不会出现。 GTP和GTX兼容吗？ 任何建议将不胜感激。 
0
|
|
相关推荐
2个回答
|
|
|
可以将GTP与GTX连接。
请附上模拟日志进行审核。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2162 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2077 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2192 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
5137
赞
