完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛|
嗨,
当我尝试通过串行从编程(JTAG编程工作)对FPGA Kintex 7k160T进行编程时,我们遇到了一个问题。 ING_B在PROG_B被控制后第一次下降。 INIT_B再次出现后,我们开始发送CCLK并开始发送比特流。 在发送特定数量的字节后,INIT_B再次下降。 - CCLK为2 Mhz(其他更高和更低的频率已经过测试) - 已检查信号CCLK和DIN的完整性。 没有过冲,上升和下降时间似乎是正确的。 附上信号截图。 - 已检查发送的位的顺序。 我们遵守Xilinx文档。 我们甚至尝试反转这些位但它没有更好的效果。 我们尝试使用.bin而不使用CRC校验选项来改变频率,使用不同版本的ISE生成.bin(目前我们使用的是14.6)等.INIT_B总是在同一时刻出现。 它位于同步字之间和比特流中的设备ID检查之前(下面的RED中)。 00000000 ff ff ff ff ff ff ff ff ff ff ff ff ff ff ff ff ff ff | ................ | * 00000020 00 00 00 bb 11 22 00 44 ff ff ff ff ff ff ff ff | .....“。D ........ | 00000030 aa 99 55 66 20 00 00 00 30 01 00 01 00 00 00 00 | ..Uf ... 0 ....... | 00000040 30 02 20 01 00 00 00 00 30 02 00 01 00 00 00 00 | 0 ......... ..... .. | 00000050 30 00 80 01 00 00 00 0f 20 00 00 00 30 00 80 01 | 0 ....... ... 0 ... | 00000060 00 00 00 07 20 00 00 00 20 00 00 00 30 02 60 01 | .... ... ... 0.`。| 00000070 00 00 00 00 30 01 20 01 03 00 3f e5 30 01 c0 01 | .... 0 .... ...。0 ... | 00000080 00 00 00 00 30 01 80 01 03 64 c0 93 30 00 80 01 | .... 0 .... d..0 ... | 00000090 00 00 00 09 20 00 00 00 30 00 c0 01 00 00 04 01 | .... ... 0 ....... | 我们认为这不是暂停问题,因为我们甚至试图仅在DIN信号上发送1; 当我们这样做时,INIT_B根本不会失败。 通过JTAG读取状态寄存器时,我们没有任何额外信息: [0] CRC错误:0 [1] DECRYPTOR ENABLE:0 [2] PLL锁定状态:1 [3] DCI比赛状态:1 [4]启动结束(EOS)状态:0 [5] GTS_CFG_B状态:0 [6] GWE状态:0 [7] GHIGH状态:0 [8] MODE PIN M [0]:1 [9] MODE PIN M [1]:1 [10] MODE PIN M [2]:1 [11] INIT_B内部信号状况:1 [12] INIT_B PIN码:1 [13]完成内部信号状况:0 [14]完成密码:0 [15] IDCODE错误:0 [16]安全错误:0 [17] SYSTEM MONITOR OVER-TEMP ALARM STATUS:0 [18] CFG启动状态机阶段:0 [19] CFG启动状态机阶段:0 [20] CFG启动状态机阶段:0 [21]保留:0 [22]保留:0 [23]保留:0 [24]保留:0 [25] CFG总线宽度检测:0 [26] CFG总线宽度检测:0 [27] HMAC错误:0 [28] PUDC_B PIN:0 [29]坏包装错误:0 [30] CFGBVS密码:1 [31]保留:0 这是我们的bitgen选项: -wg DebugBitstream:No-g Binary:yes-g CRC:Disable-g CclkPin:PullUp-g M0Pin:PullUp-g M1Pin:PullUp-g M2Pin:PullUp-g ProgPin:PullUp-g InitPin:Pullup-g DonePin:Pullup -g TckPin:PullUp -g TdiPin:PullUp -g TdoPin:PullUp -g TmsPin:PullUp-g UnusedPin:PullDown -g UserID:0xFFFFFFFF -g ConfigFallback:Disable -g OverTempPowerDown:Disable -g next_config_addr:0x00000000 -g StartUpClk:Cclk -g DONE_cycle:4-g GTS_cycle:5-g GWE_cycle:6-g Match_cycle:自动安全:无-g DonePipe:是-g DriveDone:是-g加密:否 有谁知道这个问题是什么? 感谢您的帮助。 |
|
相关推荐
1个回答
|
|
|
嗨,
我们已经解决了这个问题。 我添加了bigen选项-g next_config_reboot:Disable,删除比特流中的IPROG字。 默认情况下,此选项在最新版本的ISE中启用。 米莎 |
|
|
|
|
只有小组成员才能发言,加入小组>>
3148 浏览 7 评论
3437 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2899 浏览 9 评论
4100 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
3083 浏览 15 评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
1363浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
1201浏览 1评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-14 17:07 , Processed in 0.499901 second(s), Total 42, Slave 35 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
2936
