完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我可能在这里遗漏了一些东西,但我不太明白XAPP881第5页上的图表。
它说底部数据相对于顶部延迟了200ps,那么为什么它会在顶部数据前面绘制? 或者它与ISERDESE1如何工作有关? 谢谢 乔恩 |
|
相关推荐
2个回答
|
|
|
|
|
|
Xapp中有参考设计的链接http://www.xilinx.com/support/documentation/application_notes/xapp881_V6_4X_Asynch_OverSampling.pdf参考设计文件可从以下网址下载:https://secure/xilinx.com/webreg
/clickthrough.do?cid=148941 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
只有小组成员才能发言,加入小组>>
2182 浏览 7 评论
2618 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2090 浏览 9 评论
3156 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2213 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
453浏览 1评论
1541浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2187浏览 0评论
516浏览 0评论
1660浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-16 13:13 , Processed in 1.159259 second(s), Total 81, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号