完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好
我正在使用Xapp585从具有Camera Link接口的设备接收数据 在Camera Link规范中,位分配类似于表4-1,但是当我收到数据时,位分配不是这样的。 在我收到的28位数据中,LVAL位于第10位,端口A0位于第5位,端口A1位于第1位 任何人都可以帮助我,谢谢 祝你好运。 以上来自于谷歌翻译 以下为原文 Hi,everyone I'm using Xapp585 to recieve data from a device with interface of Camera Link In the Camera Link Specification,the bit assignment is like Table4-1,but when I recieve data ,the bit assignment is not like that. In my recieved 28 bit data, LVAL is at bit 10, Port A0 is at bit 5, Port A1 is at bit 1 Can anyone help me ,Thanks Best wishes to you . |
|
相关推荐
4个回答
|
|
是不是有一些版本的Camera Linkprotocol,而XAPP585适用于其中一个,而且一个不是标准协议
以上来自于谷歌翻译 以下为原文 Isn't there some version Camera Link protocol,and XAPP585 is suitable for one of them,and the one is not a standard protocol |
|
|
|
danpianji88写道:
嗨,大家好 我正在使用Xapp585从具有Camera Link接口的设备接收数据 在Camera Link规范中,位分配类似于表4-1,但是当我收到数据时,位分配不是这样的。 在我收到的28位数据中,LVAL位于第10位,端口A0位于第5位,端口A1位于第1位 任何人都可以帮助我,谢谢 哦,来吧! 仔细考虑一下。 首先,您必须拥有TI DS90CR287数据表的副本。 使用Camera Link,您有五个反序列化器。 四个用于数据线,第五个是像素速率时钟,它实际上用于对齐接收数据中的位。 在恢复的像素速率时钟的每个上升沿,您将获得五个7位字。 这些位按照'287数据表中的说明进行排序。 然后,这是一个简单的事情,提取四个数据字(提示:总共28位)并以正确的顺序输出它们。 (提示:不需要逻辑,只需将位置放在RxData(27 downto 0)向量中的正确位置)。 从那里开始,将RxData(27 downto 0)映射到表中定义的各种端口和对齐信号是一件简单的事情。 真的,想一想。 这种映射很简单。 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 danpianji88 wrote:OH, come on! Put a little thought into this. First and foremost, you must have a copy of the TI DS90CR287 data sheet. With Camera Link, you have five deserializers. Four are for the data lines and the fifth is the pixel-rate clock, which is really used for aligning the bits in the receive data. On every rising edge of the recovered pixel-rate clock, you get five 7-bit words. The bits are ordered as noted in the '287 data sheet. It is, then a simple matter to take four data words (hint: total of 28 bits) and put them in the proper order. (Hint: no logic required, it's just simple assignment to put the bits in the right place in your RxData(27 downto 0) vector). And from there it's a simple matter of assignment to map RxData(27 downto 0) to the various ports and alignment signals defined in your table. Really, think it through. This mapping is dead simple. ----------------------------Yes, I do this for a living. |
|
|
|
是的,我曾尝试使用T DS90CR287从相机(具有Camera Link接口)接收数据,并且RxData(28位)的位顺序与表4-1中显示的顺序相同
在我看来,DS90CR287是专为Camera Link而设计的,但xapp585不是,所以我应该调整xapp585代码的参数以适应标准的Camera Linkprotocol? 谢谢 祝你好运。 以上来自于谷歌翻译 以下为原文 Yes,I had tried to recieve data from a camera(which has interface of Camera Link) using TI DS90CR287, and the bit order of the RxData(28bit) is identical with the order shown in Table4-1 In my view, the DS90CR287 is designed for Camera Link,but the xapp585 is not ,so should I adjust the parameter of the code of xapp585 to adapt to the stadard Camera Link protocol ? Thanks Best wishes to you. |
|
|
|
danpianji88写道:
是的,我曾尝试使用T DS90CR287从相机(具有Camera Link接口)接收数据,并且RxData(28位)的位顺序与表4-1中显示的顺序相同 在我看来,DS90CR287是专为Camera Link而设计的,但xapp585不是,所以我应该调整xapp585代码的参数以适应标准的Camera Linkprotocol? 我不知道你在说什么参数。 应用笔记确实提到你必须确保像素时钟通道必须具有正确的模式(“1100011”或“1100001”取决于你正在做什么; CL需要前者)。 接待很棘手。 您必须从输入像素时钟合成解串器(SDR模式下为7X,DDR模式下为3.5X)时钟。 您使用该合成时钟对所有数据行进行反序列化,然后您还需要使用带有bitslip的传入像素时钟模式来确定哪个传入位是第一个。 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 danpianji88 wrote:I do not know what parameters you're talking about. The app note does mention that you have to make sure the pixel clock channel has to have the correct pattern ("1100011" or "1100001" depending on what you're doing; CL requires the former). Reception is tricky. You have to synthesize the deserializer (7X in SDR mode, 3.5X in DDR mode) clock from the incoming pixel clock. You use that synthesized clock to deserialize all of the data lines, and then you also need to use the incoming pixel clock pattern with bitslip to determine which of the incoming bits is the first. ----------------------------Yes, I do this for a living. |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1327浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
457浏览 1评论
2012浏览 0评论
737浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-28 04:47 , Processed in 1.310807 second(s), Total 82, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号