完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在使用virtex 5 xupv5-lx110t板。 我正试图通过使用外部时钟来采样外部信号。 每次我收到此错误消息：“放置：645 - 时钟IOB时钟组件未放置在最佳时钟IOB站点。时钟IOB组件放置在现场。时钟IO站点可以使用IO和之间的快速路径 如果IOB位于主时钟IOB站点中，则为时钟缓冲区/ GCLK。如果此次设计可接受此次优化条件，则可以使用.ucf文件中的CLOCK_DEDICATED_ROUTE约束将此消息降级为警告并允许您的设计 然而，强烈建议不要使用此覆盖，因为它可能导致非常差的时序结果。建议在设计中纠正此错误情况。此时钟放置规则中使用的所有COMP.PIN列表 如下所示。这些示例可以直接在.ucf文件中使用，以覆盖此时钟规则。“ 我不能降级这个时钟规则，我必须得到精确的结果。 我尝试通过实例化DCM和BUFG解决此问题，但没有修复它。 有人有一个很好的解决方案吗？ 
0
|
|
相关推荐
10个回答
|
|
|
你如何在内部处理GPS信号？
是否打算使用GPS时钟处理相关数据，而不是交叉到125MHz时钟域？ 如果GPS Clock进入具有时钟功能的引脚（而不是全局时钟），则可能需要为GPS时钟实例化BUFR以在同一时钟区域内使用它。 ----------“我们必须学会做的事情，我们从实践中学习。” - 亚里士多德 在原帖中查看解决方案 |
|
|
|
|
|
该设备是什么包装？
针脚AN33是针对该封装的时钟引脚吗？ 如果不是，那么您需要一个漫长而痛苦的过程才能将此引脚用作时钟。 输入信号GPS实际上是一个时钟吗？ 它是否可以通过更高频率的时钟采样并用作数据捕获的启用？ GPS与您尝试捕获的数据之间有什么关系？ ----------“我们必须学会做的事情，我们从实践中学习。” - 亚里士多德 |
|
|
|
|
|
首先，谢谢你的回答。
我正在使用FF1136包。 我尝试使用时钟功能的引脚，但我获得了相同的结果。 我没有可以使用的全局时钟引脚。 是的，输入信号是一个时钟信号。我试图用更高频率的时钟对其进行采样，但不能正常工作，它会在随机时刻提供额外的采样。 你有其他建议??? 再次感谢 |
|
|
|
|
|
XC5VLX110T-FF1136的AN33引脚不是时钟引脚（GC或CC），因此您会收到此警告。
您需要将输入移至GC或CC引脚以使用专用时钟路径，如果输入是单端，则必须将其置于差分对的P侧。 如果无法移动引脚位置，则必须设置ERROR消息告诉您要覆盖ERROR的环境变量。 如果您选择这样做，那么时钟和IO之间的数据表时序关系将不再有效。 使用更高速度的时钟对时钟输入进行采样毫无意义。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
|
|
|
|
|
|
我使用了这些和其他时钟功能的引脚，但我得到了相同的结果：
地点：645 - 时钟IOB时钟组件未放置在最佳时钟IOB站点。 时钟IOB组件放置在现场。 如果IOB放置在主时钟IOB站点中，则时钟IO站点可以使用IO和时钟缓冲器/ GCLK之间的快速路径。 如果此子设计可接受此子优化条件，则可以使用.ucf文件中的CLOCK_DEDICATED_ROUTE约束将此消息降级为警告并允许您的设计继续。 但是，强烈建议不要使用此覆盖，因为它可能导致非常差的时序结果。 建议在设计中纠正此错误情况。 下面列出了此时钟放置规则中使用的所有COMP.PIN的列表。 这些示例可以直接在.ucf文件中使用，以覆盖此时钟规则。 我无法找到适合我目的的全局时钟引脚。 我需要一块板上的引脚，我可以通过外部信号连接。 一些想法？ |
|
|
|
|
|
|
|
|
|
|
|
GPS信号为16 MHz，FPGA为125 MHz。
|
|
|
|
|
|
你如何在内部处理GPS信号？
是否打算使用GPS时钟处理相关数据，而不是交叉到125MHz时钟域？ 如果GPS Clock进入具有时钟功能的引脚（而不是全局时钟），则可能需要为GPS时钟实例化BUFR以在同一时钟区域内使用它。 ----------“我们必须学会做的事情，我们从实践中学习。” - 亚里士多德 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2430 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
368浏览 1评论
1964浏览 0评论
683浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
569
评论
淘帖
1403
