完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我不明白为什么不。
|
|
|
|
|
|
我试图在Core生成器中生成极光核心，它为XUPV5-LX110T（ISE 14.4和Aurora8B10B v5.3）每通道提供两个字节。
但我可以使用xc5vfx ...设备为每个通道选择2到4个字节。 有任何想法吗？ |
|
|
|
|
|
显然，我相信这是一个GTP tilelimitation与GTX tile。
GTP磁贴上的数据总线为16位宽，而GTX磁贴上为32位。 我认为Aurora核心会以某种方式弥补这一点，但显然它没有。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
3142 浏览 7 评论
3436 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2897 浏览 9 评论
4097 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3082 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1359浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1197浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1239
评论
淘帖
1646
