完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我试图复制Virtex 5的超温掉电功能(ug192 - 自动报警)。
我以为我可以通过使用内部信号到triggera状态机来做类似的事情,它通过ICAP原语向配置寄存器发送一系列命令。我正在使用ML507开发板。 该计划通过断言内部触发信号来启动关闭序列(如UG191中的步骤1-5,见表7-2中的步骤1-5)。 相反,设置此内部触发信号会低写启动序列。 我希望将xapp1100(图4)示例与UG191中提供的步骤结合起来,使我能够关闭/打开FPGA但是我想错过了什么。 到目前为止,我已经正确地实例化了ICAP,因为我已经设法使用ICAP重新配置FPGA,并且我还有'AGHIGH'cmd来强制所有引脚进入高Z状态。 我的下一步是让Shutdown序列工作,但我还没有成功。 我一直小心确保在CS_B之前将RDWR_B设置为低; 我还为ICAP正确地对所有单词进行了字节翻转。 我的关机状态机写下以下的字序列:虚拟 - 同步 - NOOP - CMD - 关机 - NOOP - CMD - RCRC - NOOP - NOOP -NOOP -NOOP - NOOP - NOOP,与UG191的表7-2相同 。 我在从串行模式下通过JTAG编程FPGA,模式引脚设置为“000”。 我启用了-g Security for Readback& 重新配置,-g持久保留SelectMap引脚保持不变。 我想知道的首先是它是否可以用于断电和驱动FPGA,而是在内部指示FPGA。 如果是,那么我的方法是不正确的还是我的命令序列错了? 谢谢, 阿马尔 |
|
相关推荐
1个回答
|
|
Amar,我的第一个问题是,一旦你关闭,你就无法在内部启动。如果你没有关闭所有东西,并留下足以控制ICAP,节省的电力可能没有用。至于细节,
我把它留给别人。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2360 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2413 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
729浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-8 01:32 , Processed in 1.190222 second(s), Total 78, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号