完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我使用的是Virtex-II(XC2V250-4CS144)FPGA和4Mbit Xilinx平台闪存(XCF04S)。
我在配置和编程FPGA时遇到问题。 使用上述FPGA和闪存构建了大约30块电路板,并且测试成功,没有任何问题。 之后我改变了价值& 我们的电路板的一些元件(电容器)的尺寸,模拟部分。 现在,我在新的PCB上修改了与模拟部分相关的布局(FPGA相关布局没有改变,经过验证)。 使用新PCB我遇到了以下问题: 1.即使链中有2个器件(Flash和FPGA),JTAG也只检测FPGA。 2.我可以选择修改JTAG链。 这次我制作了硬件,使JTAG链中只有闪存。 现在JTAG检测到闪光灯并且编程没有任何问题。 这里的问题是FPGA没有产生CCLK,它没有配置上电状态以及PROG_B上的低电平脉冲。 我在硬件上又做了一次修改。 现在我只有JTAG链中的FPGA。 这次JTAG也检测到了FPGA。 但问题是当我想读IDCODE或者我想用一个没有发生的位文件编程FPGA时。 预期和实际的IDCODE不匹配。 4.当低电平信号施加到PROG_B引脚时,我没有在INIT_B上看到LOW信号。 5.最后我使用了iMPACT工具的ENABLE / DISABLE DEBUG CHAIN功能。 有了这个,我验证了IDCODE。 我得到了正确的IDCODE。 我正在使用Xilinx USB-II电缆,TCK速度为750KHz。 我也以6MHz的速度验证了它。 请建议我解决这个问题。 提前致谢。 |
|
相关推荐
2个回答
|
|
我首先要看的是FPGA的电源电压。
检查 配置用户指南,以确保哪些实际用于配置。 我不记得Virtex 2,但其他一些家庭需要一个或多个 银行的Vcco配置以及Vccint和Vccaux。 在JTAG的第一种情况下,链中的两个器件都只检测到FPGA, 然后我会怀疑闪存TDO连接到FPGA TDI的链。 除此之外,您可能会仔细检查布局是否匹配 FPGA部件的原始布局。 - Gabor - Gabor |
|
|
|
我同意Gabor董事会中存在SI或PI问题。
您需要检查链完整性和/或电源完整性。 最好在技术支持中打开一个Webcase并向支持工程师展示JTAG链原理图,他或她将指导您完成调试过程。 -------------------------------------------------- -------------------------------------------------- --------不要忘记回复,kudo,并接受为解决方案.---------------------------- -------------------------------------------------- --------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2415 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1085浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
579浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
441浏览 1评论
2000浏览 0评论
723浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-20 15:32 , Processed in 1.245710 second(s), Total 50, Slave 44 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号