完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我不太清楚OCLK想连接的是什么？
说我运行200mhz DDR，CLK端口连接到oserde转发的200mhz clk，CLB反转，CLKDIV是我在FPGA 100mhz的并行clk，OCLK与并行clk 100mhz或200mhz相同？ 
0
|
|
相关推荐
2个回答
|
|
|
从Virtex-5用户指南，第8章，第357页：“OCLK是一个自由运行的FPGA时钟，其频率与CLK输入的选通频率相同。”
有关更多详细信息，请参阅“用户指南”。 如果您还有其他问题，请随时向他们询问。 请在询问之前先查询您的问题。如果有人回答您的问题，请在“接受为解决方案”标记该帖子。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的星）。 在原帖中查看解决方案 |
|
|
|
|
|
从Virtex-5用户指南，第8章，第357页：“OCLK是一个自由运行的FPGA时钟，其频率与CLK输入的选通频率相同。”
有关更多详细信息，请参阅“用户指南”。 如果您还有其他问题，请随时向他们询问。 请在询问之前先查询您的问题。如果有人回答您的问题，请在“接受为解决方案”标记该帖子。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的星）。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2387 浏览 7 评论
2802 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2269 浏览 9 评论
3337 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2437 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
765浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
549浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
378浏览 1评论
1972浏览 0评论
689浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1367
评论
淘帖
1742
