完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我合成了一个设计，包括opb_ac97_v2_00_a和Xilinx EDK 9.2.02 Build EDK_Jm_SP2.3。， 将它连接到OPB，尝试连接和不连接中断信号。 现在我正在尝试使用核心 我的基于ecos的应用程序。 为此，我包括xac97_l.h并尝试使用初始化核心 XAC97_InitAudio（XPAR_OPB_AC97_0_BASEADDR，AC97_DIGITAL_LOOPBACK）; 我发现了XAC97_WriteReg的最后一行 while（！XAC97_isRegisterAccessFinished（baseaddr））; 永远不会终止。 有人知道如何造成这种情况吗？ 消息由bw_pb在10-17-2008 03:46 PM编辑 
0
|
|
相关推荐
5个回答
|
|
|
我不确定这对你是否有用，但我自己也遇到了一些问题（使用virtex2pro）。问题是他无法通过硬复制。这似乎是一个问题
重置FPGA的时间，这是我在搜索几天后所做的事情：我在EDK的项目代码中放置了包含函数描述的头文件和c文件的内容。突然它工作了。这就是这个问题。 可能是最好的方法，但它对我有用，除非有人有更好的想法，我会继续使用它。 |
|
|
|
|
|
你在哪里获得opb_ac97_v2_00_a？
我无处可寻。 Xilinx已指示人们将Ip从过时的参考设计中拉出来。 请问，我怎样才能获得这个更新的核心？ Xilinx，关于这个核心的任何信息？ |
|
|
|
|
|
thirdeye写道：你在哪里获得opb_ac97_v2_00_a？
我无处可寻。 Xilinx已指示人们将Ip从过时的参考设计中拉出来。 请问，我怎样才能获得这个更新的核心？ Xilinx，关于这个核心的任何信息？ 仍然没有找到这个核心，并最终使用opb_ac97_controller_ref_v1_00_a从Virtex-4参考设计中拉出来。 |
|
|
|
|
|
|
|
|
|
|
|
我也有同样的问题。
我尝试过使用版本1a和2a。 两者都存在同样的问题。 问题在于无论我给编解码器发出什么命令（通过OPB AC97 IP核或直接通过IP核的命令部分），它都会进入繁忙模式并且不会出现。 这就是为什么无限循环会发生像音频初始化这样的微不足道的事实。 任何人都有任何想法，为什么会这样？ 也许我做错了什么。 EDK：10.1。 操作系统：Windows 7 64位。 开发板：Virtex II Pro。 我曾尝试使用两个Virtex II Pro板，因为我们有两个例子。 SDK中使用的源代码（它永远不会到达X部分的打印）： int main（void）{ 打印（ “Y r n”）; XAC97_InitAudio（XPAR_OPB_AC97_0_BASEADDR，AC97_DIGITAL_LOOPBACK）; 打印（ “X r n”）; } |
|
|
|
|
只有小组成员才能发言，加入小组>>
2317 浏览 7 评论
2727 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2213 浏览 9 评论
3292 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2361 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
649浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
456浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
216浏览 1评论
664浏览 0评论
1857浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1521
评论
淘帖
1287
