完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我需要连接DA转换器（AD9744）和Virtex 6 FPGA。 我正在考虑直接使用LVCMOS25接口而不是使用电平转换器来处理来自FPGA的信息位到DAC（更少的空间）。 DA的特点是： VILmax = 0.9V，VIHmin = 2.1V 问题是我发现了Virtex 6 LVCMOS25接口的不同规格： Virtex 6直流和开关特性doc表示VOLmax = 0.4 V，VOHmin = Vcco-0.4。（表1-17）。 Vcco = 2.5 V，我想它应该可以工作。 http://www.xilinx.com/support/documentation/data_sheets/ds152.pdf Virtex 6选择IOResources doc在第36页中说VOLmax = 0.4 V和VOHmin = 1.9 V（表7）。 http://www.xilinx.com/support/documentation/user_guides/ug361.pdf 哪种规格是正确的？ 有什么建议吗？ 提前致谢！ 
0
|
|
相关推荐
2个回答
|
|
|
如果你看一下表1-7，它显示2.5V CMOS的Vcco最小为2.3伏。
然后 Vcco - 0.4V为1.9V。 如果您可以将Vcco电源调整到高于2.5V但低于2.5V 2.625V（相当紧凑的范围），那么你将保证2.1V Voh。 在另一 为不需要驱动IO的最大额定电流的信号提供信号 标准，Voh应该比Vcco更接近指定，几乎到了 加载几微安时的Vcco导轨。 我想你的DAC会 在网上呈现出大部分容性负载，因此Voh是否超过Vcco - 0.4V 主要取决于您在时钟之前给出输出的建立时间 边缘。 HTH， 的Gabor - Gabor 在原帖中查看解决方案 |
|
|
|
|
|
对Virtex-6数据表的干涉存在误解。
Voh（min）和Vol（max）数字是保证Ioh和Iol电流的电压点。 例如，如果使用带有12mA驱动的LVCMOS25，那么在Vcco-0.4（2.1V）的Voh时，12mA的电流将能够由输出缓冲器提供。 如果负载不需要12mA，则输出电压将更高，直至VCCO电平。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2699
评论
淘帖
28813
