输入标准lvcmos25和lvcmos33之间有什么区别？

设备规格仅在满足所有条件时有效。
在将IOSTANDARD设置为LVCMOS25并将VCCO保持在3.3V的情况下，这在技术上是未定义的，但由于编程与LVCMOS33相同，因此Vil和Vih数字将与LVCMOS33匹配。
------您是否尝试在Google中输入问题？
如果没有，你应该在发布之前。太多结果？
尝试添加网站：www.xilinx.com
在原帖中查看解决方案



以下为原文

The device specifications are only valid when all conditions are met.  In the case of setting the IOSTANDARD to LVCMOS25 and leaving VCCO at 3.3V this is technically undefined, but since the programming is the same as the LVCMOS33 you the Vil and Vih numbers would match LVCMOS33.
------Have you tried typing your question into Google?  If not you should before posting.
Too many results?  Try adding site:www.xilinx.comView solution in original post

数据表规格经Xilinx测试和保证。
您发布的表显示LVCMOS33和LVCMOS25之间输入逻辑阈值的明显差异，它们不依赖于VCCO为3.3V而不是2.5V（反之亦然）。您还需要知道什么？
或者这只是空闲的好奇心？
- 鲍勃埃尔金德
签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。
阅读手册或用户指南。
你读过手册了吗？
你能找到手册吗？2。
搜索论坛（并搜索网页）以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题，开始新的主题！5。
学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息（请与网页，数据表链接）.7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章，那么我一无所获。



以下为原文

The datasheet specs are tested and guaranteed by Xilinx.  The tables you posted show clear differences in input logic thresholds between LVCMOS33 and LVCMOS25 which do not depend on VCCO being 3.3V instead of 2.5V (or vice versa).

What else would you need to know?  Or is this simply idle curiosity?
 
-- Bob Elkind
SIGNATURE:
README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369

Summary:
1. Read the manual or user guide.  Have you read the manual? Can you find the manual?
2. Search the forums (and search the web) for similar topics.
3. Do not post the same question on multiple forums.
4. Do not post a new topic or question on someone else's thread, start a new thread!
5. Students: Copying code is not the same as learning to design.
6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please).
7. You are not charged extra fees for comments in your code.
8. I am not paid for forum posts.  If I write a good post, then I have been good for nothing.

如附表中所述，仅电压电平LVCMOS33 = 3.3的差异。
伏特（最大值）LVCMOS25 = 2.5伏（最大值）
谢谢和RegardsBalkrishan -----------------------------------------------
---------------------------------------------请将帖子标记为
一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。



以下为原文

as stated in attached table only difference in voltage level

LVCMOS33= 3.3. volts(max)
LVCMOS25=2.5 volts(Max)Thanks and Regards
Balkrishan
--------------------------------------------------------------------------------------------
Please mark the post as an answer "Accept as solution" in case it helped resolve your query.
Give kudos in case a post in case it guided to the solution.

嗨，鲍勃·
在我发布的第二个标签中.LVCMOS25和LVCMOS33的Vil和Vih不一样。
在ug381表1-5中，LVCMOS25和LVCMOS33可以放在VCCO为3.3v的存储区中。
在我的经验中，LVCMOS25位文件与LVCMOS33位文件相同。
因此，如果VCCO是3.3v。输入端口的Vil和Vih是什么？那些符合LVCMOS25标准还是LVCMOS33标准？
谢谢！
Michael ------------------------------------------感谢上帝，我遇到了FPGA
.------------------------------------------



以下为原文

Hi,Bob
In the second tab I posted.Vil and Vih of LVCMOS25 and LVCMOS33 are not the same.
In ug381 table1-5,LVCMOS25 and LVCMOS33 can be put in a bank where VCCO is 3.3v.
 
In my experient,LVCMOS25 bit file is the same with LVCMOS33 bit file.
So if the VCCO is 3.3v.What is the Vil and Vih of the input port?Do those match LVCMOS25 standard or LVCMOS33 standard?
 
Thanks!
Michael

------------------------------------------
Thanks for god,I meet FPGA.
------------------------------------------

在我发布的第二个标签中.LVCMOS25和LVCMOS33的Vil和Vih不一样。
更具体地说：LVLCOS25和LVCMOS33之间的VIL（max）和VIH（min）是不同的。
在ug381表1-5中，LVCMOS25和LVCMOS33可以放在VCCO为3.3v的存储区中。
根据DS162表7和UG381：
LVCMOS33输出所需的VCCO：3.3V（标称值）
LVCMOS25输出所需的VCCO：2.5V（标称值）
LVCMOS33输入所需的VCCO：1.2V至3.3V（标称值）
LVCMOS25输入所需的VCCO：VCCAUX = 2.5V时，1.2V至3.3V（标称值）
LVCMOS25输入所需的VCCO：VCCAUX = 3.3V时为2.5V（标称值）
- 鲍勃埃尔金德
签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。
阅读手册或用户指南。
你读过手册了吗？
你能找到手册吗？2。
搜索论坛（并搜索网页）以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题，开始新的主题！5。
学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息（请与网页，数据表链接）.7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章，那么我一无所获。



以下为原文

In the second tab I posted.Vil and Vih of LVCMOS25 and LVCMOS33 are not the same.
 
More specifically:  VIL(max) and VIH(min) are different between LVCMOS25 and LVCMOS33.
 
In ug381 table1-5,LVCMOS25 and LVCMOS33 can be put in a bank where VCCO is 3.3v.
 
Per DS162 Table 7 and UG381:

• Required VCCO for LVCMOS33 output: 3.3V (nominal)
  
• Required VCCO for LVCMOS25 output: 2.5V (nominal)
  
• Required VCCO for LVCMOS33 input:  1.2V to 3.3V (nominal)
  
• Required VCCO for LVCMOS25 input: 1.2V to 3.3V (nominal) when VCCAUX=2.5V
  
• Required VCCO for LVCMOS25 input: 2.5V (nominal) when VCCAUX=3.3V
  

-- Bob Elkind
SIGNATURE:
README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369

Summary:
1. Read the manual or user guide.  Have you read the manual? Can you find the manual?
2. Search the forums (and search the web) for similar topics.
3. Do not post the same question on multiple forums.
4. Do not post a new topic or question on someone else's thread, start a new thread!
5. Students: Copying code is not the same as learning to design.
6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please).
7. You are not charged extra fees for comments in your code.
8. I am not paid for forum posts.  If I write a good post, then I have been good for nothing.

你好，鲍勃·
你说的是对的。
我解释了为什么我发布这条消息。
在我们的设计中，FPGA连接不同的芯片。我们需要考虑输入信号电压的兼容性。
银行vcco设置为3.3v。我们想在不同的产品中为该银行实施1.8v 2.5v 3.3v电压输入端口。
当输入端口的标准是LVCMOS25和LVCMOS33时。位文件是相同的。但实际上它们之间的VIL（max）和VIH（min）是不同的。
所以我想知道的是为什么位文件是相同的。我认为位文件应该是不同的，因为我使用不同的io标准。
Michael ------------------------------------------感谢上帝，我遇到了FPGA
.------------------------------------------



以下为原文

Hello,Bob
 
What you said is right.
I explain why I post this message.
 
In our design FPGA connects with different chips.We need to consider the input signal voltage compatibility.
The bank vcco is set to 3.3v.We want to implement 1.8v 2.5v 3.3v voltage input port to this bank in different products.
 
When input ports' io standard is LVCMOS25 and LVCMOS33.The bit files are the same.But actually the VIL(max) and VIH(min) are different between them.
So what I want to know is why the bit files are the same.I think the bit files should be different because I use different io standard.
 
 
Michael

------------------------------------------
Thanks for god,I meet FPGA.
------------------------------------------

你说过“我的经验，LVCMOS25位文件与LVCMOS33位文件是一样的。”对于任何设计，位文件的大小保持不变。
我不确定你如何比较位文件。
我的意思是在哪个参数上。
它可能会在某处理解问题或真正的缺陷
谢谢和RegardsBalkrishan -----------------------------------------------
---------------------------------------------请将帖子标记为
一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。



以下为原文

you have said In "my experient,LVCMOS25 bit file is the same with LVCMOS33 bit file."


the size of bit file remain the same for any design . I am not sure how you comparing bit files . I mean on which parameter.
It may understanding issue or real flaw somewhereThanks and Regards
Balkrishan
--------------------------------------------------------------------------------------------
Please mark the post as an answer "Accept as solution" in case it helped resolve your query.
Give kudos in case a post in case it guided to the solution.

嗨，balkris
我比较了两个位文件的内容。除了时间值，所有内容都是相同的。
Michael ------------------------------------------感谢上帝，我遇到了FPGA
.------------------------------------------
svp_xx_top_lvcmos25.bit 4122 KB
svp_xx_top_lvcmos33.bit 4122 KB



以下为原文

hi,balkris
I compare the content of both bit files.Except the time value,all the content are the same.
Michael

------------------------------------------
Thanks for god,I meet FPGA.
------------------------------------------            svp_xx_top_lvcmos25.bit ‏4122 KB                svp_xx_top_lvcmos33.bit ‏4122 KB

嗨，balkris
我比较了位文件的二进制内容。
除了位文件头部的时间消息之外，二进制内容是相同的。
为什么两个不同的约束生成相同的位文件？xilinx可以给出解释。
谢谢！真的需要你的帮助！
Michael ------------------------------------------感谢上帝，我遇到了FPGA
.------------------------------------------



以下为原文

Hi,balkris
 
I compare the binary content of the bit files.
The binary content is the same except the time message in the head of the bit file.
Why the two different constraints generate the same bit file?Can xilinx give an explanation.
 
Thanks!Really need your help!
Michael

------------------------------------------
Thanks for god,I meet FPGA.
------------------------------------------

因为两个IOSTANDARD的输入缓冲器配置相同，并且差异是由VCCO电压引起的。
------您是否尝试在Google中输入问题？
如果没有，你应该在发布之前。太多结果？
尝试添加网站：www.xilinx.com



以下为原文

Because the input buffer configuration is the same for the two IOSTANDARDs and the differences are due to the VCCO voltage.
------Have you tried typing your question into Google?  If not you should before posting.
Too many results?  Try adding site:www.xilinx.com